专利名称：相变化存储器的制作方法
技术领域：
本发明有关于相变化存储器(Phase Change Memory),且特别有关于一种 用于相变化存储器读取的参考存储单元。
背景技术：
随着便携式应用产品的成长，非易失性存储器的需求有日渐增加的趋势。 相变化存储器由于具有速度、功率、可靠度、制造集成度以及成本等众多具 竟争力的特性，已被视为下一代最具潜力的非易失性存储器技术。
相变化存储器主要利用电阻的改变来做为存储状态，因此设计一个理想 的读取电路来正确地读取存储阵列中存储单元的状态是有所必要的。 一般而 言，在一存储器系统中，除了主要的主存储单元外，额外设计一组参考存储 单元。此组参考存储单元主要用来产生参考信号，并用来提供给读取电路以
与该主要的主存储单元所产生的信号相比较。因此，为了使存储器在进行读 取操作时，不会因为参考信号的误差而导致存储器状态的判读错误，设计一
组理想的参考存储单元是必须的。
理想的参考存储单元须具备以下几项特性(l)制作简单，不需额外的制 作工艺或复杂的电路设计即可实现；(2)具备较高的稳定度与可靠度，此意谓 可容许制作工艺均匀性偏差而造成的存储器状态变化；(3)具备状态可调整的 特性，且不因元件状态或结构的改变而失效。换句话说，可适用于不同元件 结构的设计。
图1为2001年Ovonyx公司所提出的相变化存储器100的结构示意图， 其为具有并联式的参考存储单元。如图所示，相变化存储器100包括主要的 存储器阵列120(包含四行C1至C4)、参考存储器阵列130(包含并联的两行 C5及C6)以及一比较电路140。其中该主要的存储器阵列120包括多个存储 单元121,以及该参考存储器阵列130包括多个存储单元131,并且存储单元 121以及131中具有相同的结构。当存储器100在进行读取操作时，存储器 阵列120会依其存储状态而提供对应其存储状态的检测信号SSE1至SSE4,
以及参考存储器阵列130会提供一参考信号SRE。比较电路140对该多个检 测信号SSE1至SSE4及参考信号SRE进行比较后，即可读取储存在存储器阵 列120的存储单元121内的数据。然而，由于参考存储器阵列130釆用两行 并联的C5及C6与主存储器阵列的存储单元121具相同结构的存储单元131 的作法，这除了让所产生的参考信号SRE较无弹性而不容易调整其值外，亦 可能会让该参考信号SRE较偏向某一存储状态下的检测信号SSE,因此制作 工艺上的偏差容易导致判读结果的误差。
举例而言，当存储器阵列120的存储状态分别为重置状态(高电阻状态) 以及设定状态(低电阻状态)，检测信号SSE与参考信号SRE的压差分别为
其中/一;为施加于存储器阵列120的读取电流，以及/r^为施加于参考
存储器阵列的读取电流，R^为存储单元处于设定状态(低电阻状态)的电阻值 (称为设定电阻)，以及R，,为存储单元处于重置状态(高电阻状态)的电阻值 (称为重设电阻)。为了使参考信号更接近两存储状态的重置电流的平均值， 读取电流乙^通常i殳定为读取电流厶』的两倍，因此
<formula>formula see original document page 5</formula>
由于重设电阻R，,通常远大于设定电阻R^ (通常超过百倍以上)，因此
lA「，,^够大，然而iA^g却相对较弱而不可靠，从而造成比较电路no的判 读错误。
发明内容
本发明提供一种相变化存储器，其具有不同结构的存储单元的主存储器 区块与参考存储器区块，用以使得参考存储区块的存储单元的状态可不同于 主存储器区块的存储单元的状态，从而可通过元件结构的调整而使参考存储 区块所产生的参考信号可调制，并提高比较电路的检测能力。
本发明提供一种相变化存储器，包括一个以上的主存储单元，产生至少 一检测信号，其中每一该主存储单元具有一纪录层，该记录层可编程为至少
一第一电阻与一第二电阻； 一个以上的参考存储单元，产生至少一参考信号，
其中每一该参考存储单元具有一记录层，该记录层可编程以改变其电阻值； 以及一比较电路，耦合至该多个主存储单元阵列及该多个参考存储单元阵列， 用以比较该至少 一检测信号与该至少 一参考信号，并产生至少 一对应于比较 结果的输出信号。
该多个参考存储单元当中至少一记录层的电性工作曲线不同于该多个主 存储单元当中至少一记录层的电性工作曲线。在一实施例中，该多个参考存 储单元当中至少一记录层的尺寸(如截面积)不同于该多个主存储单元当中至 少一记录层的尺寸。在另一实施例中，该多个参考存储单元当中至少一记录 层与加热电极的接触面积不同于该多个主存储单元当中至少一记录层与加热 电才及的4妄触面积。
图1为一传统数字相变化存储器的结构示意图2为显示本发明一实施例的相变化存储器200的方块图3为显示本发明另一实施例的相变化存储器300的方块图4A及4B为分别显示主存储单元与参考存储单元的结构图的第一实施
例以及存储单元的重置电流随记录层截面积的变化关系图；以及
图5A及5B为分别显示主存储单元与参考存储单元的结构图的第二实施
例以及存储单元的重置电流随记录层与加热电极栓塞间接触面积的变化关系
主要元件符号说明 100-相变化存储器
120- 主要的存储器阵列
121- 存储单元
130- 参考存储器阵列
131- 存储单元 140-比较电路 200-相变化存储器
220- 主存储器区块
221- 主存储单元 230-参考存储器区块231-参考存储单元 240-比较电路
241 — 1至241_4-第一输入
242 — 1至242_4-第二输入 300-相变化存储器 320-参考存储器区块
33L及3312-第一及第二参考存储单元
41,及412-上电极
42!及422-记录层
43i及43广加热电极栓塞
4^及442-下电极
52,及522-记录层
5 3i及5 32-加热电极栓塞
Cl-C6-行
CLl-CL6-行线
NR-参考节点
Rl-R4-列
RLl-RL4-列线
RML、 RMLR、 RML1及RML2-记录层 QM、 QMR、 QMR1、 QMR2-开关晶体管 VA-参考电压
具体实施例方式
图2为显示本发明一实施例的相变化存储器200的方块图。如图所示， 相变化存储器200包括一主存储器区块220、 一参考存储器区块以及一 比较电路240。
主存储器区块220包括多个主存储器单元221。于实施例中，该多个主 存储器单元221排列成至少一行与至少一列而构成一阵列，譬如为本图中的 四行Cl至C4及四列Rl至R4。主存储器区块220还包括至少一行线与至少 一列线，每一行(列)线为分别耦接一对应行(列)上所有的主存储器单元"1， 譬如为本图中的四4亍线CL1至C"与四列线RL1至RL4，其中每一行线CL1
至CL4为分别耦接至一对应行Cl至C4的主存储器单元221，以及每一列线 RL1至RL4为分别耦接至一对应列Rl至R4的主存储器单元221。每一主存储 器单元221包括一开关晶体管QM以及一记录层RML耦合至该开关晶体管QM 与一参考电压VA。须注意，开关晶体管QM与记录层RML的位置可互换。
当欲改变某一行或某一列上的主存储器单元221的记录层的电阻时(即 写入操作)，改变该列所对应的列线的电压以使所有耦接至该列线的开关晶体 管QM导通，并施加一电流(图中未显示)至该行所对应的行线而使该主存储单 元221的记录层RML流通该电流。该电流会将主存储单元221的记录层詣L 编程为不同电阻。每一主存储器单元221的记录层具有一电性工作曲线，其 表示流通于该主存储器单元221的记录层的电流与该主存储器单元221的记 录层的电阻(主要取决于该记录层RML)间的关系，或是加于该主存储器单元 221的记录层的电压与该主存储器单元221的记录层的电阻间的关系。于实 施例中，每一主存储器单元221的记录层具有相同的电性工作曲线。每一主 存储器单元221的记录层RML可编程为至少一第一电阻与一第二电阻，譬如 分别为重置电阻与设定电阻，用以4吏该主存储器单元221能储存并提供一个 比特以上的数据。
主存储器区块220用以产生至少一检测信号。如图2所示，主存储器单 元221的行Cl至C4为分别通过行线CL1至CL4以提供个别的检测信号SS1 至SS4至比较电路240。当欲读取某一行或某一列上的主存储器单元221的 记录层的电阻时，方法是改变该列所对应的列线的电压以使所有耦接至该列 线的开关晶体管QM导通，并使一第一读取电流IRE1(图中未显示)流通于该 行所对应的行线以及所对应的主存储单元的记录层。须注意，该第一读取电 流IRE1必须足够低以避免改变主存储单元221的记录层的电阻。于实施例中， 该多个检测信号为该第一读取电流IRE1流通于该对应的主存储单元的记录 层而产生的检测电压。因此，当主存储器单元221的记录层RML分别编程为 第一电阻R1及第二电阻R2时，该检测电压为分别等于R1 x IRE1及R2 x IRE1。
参考存储器区块230具有多个参考存储单元231。于实施例中，该多个 参考存储单元231排列成至少一行与至少一列而构成一阵列，譬如为本图中 的一行C5及四列Rl至R4。主存储器区块220还包括至少一行线与至少一列 线，每一行(列)线为分别耦接一对应行(列)上所有的主存储器单元2n，譬 如为本图中的行线CL5与四列线RL1至RL4。每一参考存储单元包括一
开关晶体管QMR,以及一记录层RMLR耦合至该开关晶体管QMR与一参考电压 (譬如为上述的参考电压VA)。须注意，开关晶体管QMR与记录层RMLR的位 置并不限定于此而可互换。当欲改变某一列上的参考存储单元231的记录层 的电阻时(即写入操作)，改变该列所对应的列线的电压以使所有耦接至该列 线的开关晶体管QMR导通，并使该参考存储单元231的记录层RMLR流通不同 大小的电流。该电流会将参考存储单元的记录层RMLR编程为不同电阻。每一 参考存储单元231的记录层具有一电性工作曲线，其表示流通于该参考存储 单元231的记录层的电流与该参考存储单元的记录层的电阻(主要取决于该 记录层RMLR)间的关系，或是加于该参考存储单元231的记录层的电压与该 参考存储单元231的记录层的电阻间的关系。每一参考存储单元231的记录 层RMLR可编程为至少一参考电阻RR。 一般而言，当相变化存储器200开始 供电时，对该参考存储器区块230区块每一列进行一写入操作，用以将所有 的参考存储单元230的记录层编程为该参考电阻RR。
该多个参考存储单元231当中至少一结构为不同于该多个主存储器单元 221当中至少一结构，用以使该多个参考存储单元231当中至少一记录层的 电性工作曲线为不同于该多个主存储器单元221当中至少一记录层的电性工 作曲线，从而使得该参考电阻RR不同于该第一电阻R1及第二电阻R2。于实 施例中，每一主存储器单元221的记录层具有相同的电性工作曲线，以及每 一参考存储单元231的记录层具有相同的电性工作曲线，并且该多个主存储 器单元221的记录层的电性工作曲线不同于参考存储单元231的记录层的电 性工作曲线。主存储器单元221以及参考存储单元231的详细结构将于以下 各实施例的相关说明中叙述。
参考存储器区块230用以产生至少一参考信号，并将该参考信号提供至 该比较电路240。如图所示，参考存储器区块230内的行C5上的参考存储单 元231通过行线CL5以提供一参考信号SSR至比较电路240。当欲读取某一 行或某一列上的主存储器单元221的记录层的电阻时，同时对该列的参考存 储单元231进行读取。方法是改变该列所对应的列线的电压以使所有耦接至 该列线的开关晶体管QMR导通，并使一第二读取电流IRE2(图中未显示)流通 于该行所对应的行线以及所对应的参考存储单元的记录层。于一 实施例中， 第二读取电流IRE2的大小等于第一读取电流IRE1的大小。此外，须注意， 该第二读取电流IRE2必须足够低以避免改变参考存储单元231的记录层的电
阻。于实施例中，该参考信号为该第二读取电流IRE2流通于该对应的参考存 储单元的记录层而产生的参考电压。因此当参考存储单元231的记录层RMLR 先前已编程为该参考电阻RR时，该参考电压等于RRx IRE2。
比较电路240耦合至主存储器区块220所产生的检测信号SS1至SS4与 参考存储器区块230所产生的参考信号SSR,用以决定该主存储单元221的 存储状态。当相变化存储器200被读取时，比较电路将检测信号SS1至SS4 以及参考信号SSR进行比较，继而分别输出对应于比较结果的输出信号01至 04。比较电路240可利用一个以上的比较器(如检测放大器)来实现。于此图 的实施例中，比较电路240包括四个检测放大器SA1至SA4，分别具有第一 输入241_1至241_4而分别耦合至行线CL1至CL4，以及分别具有第二输入 242-1至242_4而通过行线CL5而耦合至参考存储单元231。由于检测信号 SS1至SS4与主存储器单元221的存储状态有关，以及参考信号SSR与参考 存储单元231的存储状态有关，因此当名夂读取相变化存储器200时，比较电 路240即可通过比较检测信号SS1至SS4以及参考信号SSR来得知该主存储 单元221的存储状态。
该多个参考存储单元当中至少一记录层的电性工作曲线不同于该多个主 存储单元当中至少一记录层的电性工作曲线的原因在于如此可使该参考电阻 不同于该第一电阻及第二电阻。藉此，即使令第一读取电流IRE1等于第二读 取电流IRE2，当该多个主存储单元的记录层编程为第一及第二电阻时，所对 应的冲企测电压Rl x IRE1及R2 x IRE1皆与参考电压RR x IRE2不相同，因而比 较电路240可通过检测电压与参考电压间的差距来分辨相变化存储器的存储 状态。
于实施例中，不论该主存储单元为哪一存储状态，该检测电压与该参考 电压的差异大于一预定电压差，从而使比较电路240所产生的比较结果具有 较高的准确度。
在一实施例中，当第一读取电流IRE1大体上等于IRE2以及当主存储器 单元221的记录层RML仅可编程为第一电阻Rl及第二电阻R2 (R"R1)时，参 考电阻RR可被调整为(R1+R2)/2。如此一来，当相变化存储器221的记录层 RML仅可编程为第一电阻Rl及第二电阻R2 (R2〉R1)时，该参考电压大体上等 于一第一电压与一第二电压的平均值，其中该第一及第二电压分别为当该主 存储单元的记录层分别为第一及第二电阻时所对应的检测电压。当检测电压
小于及大于参考电压时，比较电路240可判断主存储器单元221的记录层RML 分别编程为第一电阻R1及第二电阻R2(R2〉R1)。此外，不论该主存储器单元 221的记录层RML分别编程为第一电阻Rl及第二电阻R2 (R2〉R1)时，检测电 压与参考电压间的压差皆等于(R2-R1) xIRE/2。相对于图1所示的公知技术 中，如前所述，当主存储器单元221的记录层RML被编程为第二电阻R2时， 其参考电压与检测电压间的压差接近零。明显可知，(R2-Rl) x IRE/2远大于 零，因此本实施例的比较电路240所产生的比较结果的准确度远大于公知技 术的准确度。
须注意，参考存储区块230并不限制为排列为一行而已。于其余实施例 中，参考存储区块230具有一行以上。图3为显示本发明另一实施例的相变 化存储器300的方块图。本图与图2内类似的元件以相同的参照号码而省略 其说明。如图3所示，参考存储单元331具有第一参考存储单元33L及第二 参考存储单元3312，分别排列成行C5及C6。行C5上的第一参考存储单元331, 通过一行线CL5相耦合，以及行C6上的参考存储单元3312通过一行线CL6 相耦合，而行线CL5及CL6耦合至一参考节点NR再通过一参考线CLR耦合至 比较电路240。每一第一参考存储单元331!的记录层RMLR1可编程为至少一 第一参考电阻RR1，每一第二参考存储单元3312的记录层RMLR2可编程为至 少一第二参考电阻RR2。于实施例中，该第一参考电阻RM为记录层RMLR1 的重置电阻以及该第二参考电阻RR2为记录层RMLR2的设定电阻。于另一实 施例中，该第一参考电阻RR1为记录层RMLR1的设定电阻以及该第二参考电 阻RR2为记录层RMLR2的重置电阻。
第一参考存储单元33L与第二参考存储单元3312的结构可相同也可不 同。此外，第一参考存储单元33L与第二参考存储单元3312至少其中一结构 为不同于该多个主存储器单元221的结构，用以使第一参考存储单元"L与 第二参考存储单元3312至少其中一记录层的电性工作曲线为不同于该多个主 存储器单元221的记录层的电性工作曲线。于实施例中，参考信号SSR为一 第二读取电流IRE2流通于第一及第二参考存储单元的记录层而产生的参考 电压。因此当第一参考存储单元33L的记录层RMLR1先前已编程为该第一参 考电阻RR1以及该第二参考存储单元3312的记录层RMLR2先前已编程为该第 二参考电阻RR2时，该参考电压等于(RR1 ii RR2) x ire2。类似地，第一参考 存储单元331,与第二参考存储单元33l2当中至少一记录层的电性工作曲线不
同于该多个主存储器单元221的记录层的电性工作曲线，其原因在于如此可 使参考电压(RR1 II RR2) x IRE2大体上等于(Rl+R2) x IRE2/2,从而使得比较 电路240所产生的比较结果的准确度较公知技术为高。该一参考电阻RR1及 该第二参考电阻RR2中相对的高者，不同于该第一电阻R1及第二电阻R2相 对的高者，亦即在本实施例中不同于第二电阻R2。再者，该参考电阻RR1及 该第二参考电阻RR2中相对的低者，不同于该第一电阻R1及第二电阻R2相 对的低者，亦即在本实施例中不同于第一电阻R1。
此外，须注意，于图2及3的实施例中，每一列的相变化存储器连接至 单一列的参考存储单元。然而，于其余实施例中，将参考存储单元排列而使 得每一列的相变化存储器连接至一列以上的参考存储单元。
此外，须注意，图2及3的实施例可延伸为每一列的相变化存储器连接 一参考存储单元组。该参考存储单元组包括一个以上(n)的参考存储单元，该 多个参考存储单元当中至少一结构为不同于该多个主存储器单元221的结 构。于图2内，n=l。于图3内，n=2。该多个参考存储单元的连接方式并不 限定为并联，而可以有各种连接方式。参考电压等于一参考存储单元组的等 效电阻乘上一读取电流。
此外，须注意，于图2及3的实施例中，主存储器单元221的行线CL1 至CL4为分别耦接至不同的检测放大器SA1至SA4。然而，于其余实施例中， 主存储器单元221的行线CL1至CL4可分别耦接至相同的检测放大器。举例 而言，于另一实施例中，比较电路240包括单一检测放大器，而所有主存储 器单元221的行线CL1至CL4皆耦合至此检测放大器，因而同一时间只能读 取单独一行的相变化存储器。
此外，须注意，于图2及3的实施例中，参考存储区块230或330仅产 生单一的参考信号。然而，参考存储区块230或330可产生一个以上的参考 信号。该多个参考信号可通过一转换电路(为线性转换或非线性电性相加、相 乘、相除、混合等转换)而转换成另一参考信号而耦合至比较电路240,或是 可直接耦合至比较电路240。
此外，须注意，于图2及3的实施例中，主存储器单元221或参考存储 单元231、 331!及3312为分别仅具有单一记录层。然而，于其余实施例中， 主存储器单元221或参考存储单元231、 33L及3312为分别可具有一个或一 个以上记录层，彼此以并联或串联方式相耦接，而可编程至一等效的参考电
阻。
以下将描述图2的参考存储单元231的结构不同于主存储单元221的结 构的实现方式。图3的实现方式可轻易类推得知，在此加以省略。
图4A为显示主存储器单元221与参考存储单元2 31的结构图的第 一实施 例。如图所示，主存储器单元221包括一上电极4L、 一记录层42,、 一加热 电极栓塞43i,以及一下电极4化类似地，参考存储单元231包括一上电极 412、 一记录层422、 一加热电极栓塞432，以及一下电极442。如图所示，记 录层42及422的截面积不同(此处所指的截面积为垂直纸面的俯视截面积)， 而材料可相同或不同。图4B为显示Samsung公司于I EDM 2003所发表论文揭 露的存储单元的重置电流随记录层截面积的变化关系图，其中重置电流为使 记录层由结晶态结构转换为非晶态结构的操作电流。由此图可知，具有不同 截面积的记录层具有不同大小的重置电流。由此可知，即使记录层42,及422 为相同的材料，于流通相同的写入电流下，其作用区可具有不同的晶相结构 而具有不同的电阻值，而使主存储器单元221与参考存储单元231的工作曲 线彼此不同。
图5A为显示主存储器单元221与参考存储单元231的结构图的第二实施 例。此图与图4A的差异仅在于记录层52,及522与其加热电极栓塞53!及532 间的接触面积不同。图5B为显示Samsung公司于IEDM 2003所发表论文揭露 的存储单元的重置电流随加热电极拴塞接触面积的变化关系图。由此图可知， 具有不同加热电极拴塞接触面积的记录层具有不同大小的重置电流。由此可 知，即使记录层52i及522为相同的材料，于流通相同的写入电流下，其作用 区可具有不同的晶相结构而具有不同的电阻值，而使主存储器单元221与参 考存储单元231的工作曲线彼此不同。
虽然以上已描述图2的参考存储单元231的结构不同于主存储单元221 的结构的实现方式，然本发明并不限制于以上的实施例。举例而言，于其余 实施例中，当参考存储单元231或/及主存储单元221具有多个记录层时，彼 此的记录层的数目或串接方式不同。
本发明的参考存储单元可通过元件结构的调整来实现参考信号可调制的 目的，使参考信号更稳定，从而比较电路具备最佳化的检测能力。此外，本 发明的参考存储单元不需要额外的制作工艺即可实现。
虽然本发明已以实施例公开如上，然其并非用以限定本发明。任何所属
技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下，可进 行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范围为准。
权利要求
1. 一种相变化存储器，包括一个以上的主存储单元，产生至少一检测信号，其中每一该主存储单元具有至少一纪录层，该主存储单元的记录层可编程为至少一第一电阻与一第二电阻；一个以上的参考存储单元，产生至少一参考信号，其中每一该参考存储单元具有至少一记录层，该参考存储单元的记录层可编程以改变其电阻值；以及一比较电路，耦合至该多个主存储单元阵列及该多个参考存储单元阵列，用以比较该至少一检测信号与该至少一参考信号，并产生至少一对应于比较结果的输出信号，其中该多个参考存储单元当中至少一记录层的电性工作曲线为不同于该多个主存储单元当中至少一记录层的电性工作曲线。
2. 如权利要求1所述的相变化存储器，其中每一该检测信号为一检测电 压，以及每一该参考信号为一参考电压。
3. 如权利要求2所述的相变化存储器，其中该多个参考存储单元当中至 少 一记录层的电性工作曲线与该多个主存储单元当中至少 一记录层的电性工 作曲线间的差异，用以使当该多个主存储单元当中任一的记录层编程为至少 该第一及第二电阻时，该检测电压与该参考电压的差异皆大于一预定电压差。
4. 如权利要求1所述的相变化存储器，其中该多个参考存储单元当中至 少一记录层的电性工作曲线与该多个主存储单元当中至少一记录层的电性工 作曲线间的差异，用以使该参考电压等于第一电压及第二电压的平均值，其中该第一电压及第二电压分别为该多个主存储单元当中任一的记录层编程为 第 一及第二电阻时的4企测电压。
5. 如权利要求1所述的相变化存储器，其中该参考存储单元当中至少一 可编程为至少一第三电阻，其中该第三电阻不同于该第一及第二电阻。
6. 如权利要求1所述的相变化存储器，其中该多个参考存储单元包括多 个参考存储单元组，每一参考存储单元组包括一第一参考存储单元以及一第 二参考存储单元，分别可编程为一第三电阻及一第四电阻，其中该第三及该 第四电阻当中相对的高者不同于该第一电阻及第二电阻相对的高者以及/或该第三及该第四电阻当中相对的低者不同于该第 一 电阻及第二电阻相对的低者。
7. 如权利要求6所述的相变化存储器，其中每一组参考存储单元组包括 一该第一参考存储单元并联于一该第二参考存储单元。
8. 如权利要求1所述的相变化存储器，其中该多个参考存储单元当中至 少 一记录层的尺寸不同于该多个主存储单元当中至少 一记录层的尺寸。
9. 如权利要求8所述的相变化存储器，其中该多个参考存储单元当中至 少一记录层的截面积不同于该多个主存储单元当中至少一记录层的截面积。
10. 如权利要求1所述的相变化存储器，其中每一该主存储单元还包括一 加热电极栓塞耦接至该主存储单元的记录层，每一该参考存储单元还包括一 加热电极栓塞耦接至该参考存储单元的记录层，其中该多个参考存储单元当 中至少一记录层与加热电极的接触面积不同于该多个主存储单元当中至少一 记录层与加热电极的接触面积。
全文摘要
一种相变化存储器，包括一个以上的主存储单元，产生至少一检测信号，其中每一该主存储单元具有一纪录层；一个以上的参考存储单元，产生至少一参考信号，其中每一该参考存储单元具有一记录层；以及一比较电路，用以比较该至少一检测信号与该至少一参考信号而产生至少一对应于比较结果的输出信号。该多个参考存储单元当中至少一记录层的电性工作曲线为不同于该多个主存储单元当中至少一记录层的电性工作曲线，用以调制该参考信号以提高比较电路的检测能力。
文档编号G11C11/56GK101388246SQ200710149650
公开日2009年3月18日 申请日期2007年9月10日 优先权日2007年9月10日
发明者赵得胜 申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司