专利名称：：存储装置和控制装置的制作方法
技术领域：
：本发明涉及到存储装置和利用多个处理器执行控制的控制装置。技术背景控制硬盘装置的集成电路(ic)的功能已经逐年提高。另一方面，成本必须与传统技术的成本相同，并且对ic集成的需求已经不可避免地增加了。当尝试所述IC的集成和功能改进时，功耗显著增加了并且发热性变大。但是，由于难以对硬盘集成电路的散热采取有效的措施，因此必须限制发热量。存在一种满足提高处理器时钟频率的功能改进的需求的方法。但是，所述时钟的改进导致功耗的增大。为了实现具有更低数量的IC的多个处理器，对功耗的限制是一个重要的因素。作为与本发明相关的常规技术，存在一种具有形成在一个芯片上的控制电路的光盘装置(例如，参考专利文献1:日本专利申请公报特开平No.2004-5914)。在用于盘控制的集成电路中，由于集成方面的进步，IC的数量逐年下降。但是，装置所要求的性能逐步提高。此外，鉴于所述发热性和功耗，要限制所述集成电路的集成度。而且，由于栅尺寸直接影响到成本，因此必须将栅尺度限制到比较小。在所述硬盘装置的控制部分配置有单个处理器的情况中，必须由一个主处理器执行对HDC(硬盘控制器)的控制(对与主机接口的控制)、RDC(读通道)的控制(在读与写时的参数发送)、以及对SVC(伺服组合驱动器(servocombodriver))的控制(VCM(音圈电动机)的驱动电流值和SPM(主轴电动机)的驱动电流值的指示)。在近来几年的硬盘装置中，伺服采样频率己提高到大约50kHz，并且伺服采样时间已降低到大约20^。为了在所述伺服采样时间内实现上述控制和计算，所述主处理器需要500MHz或更高的时钟频率性能。尽管在90nm处理发生过程中这不是不切实际的速度，但是不仅需要流水线作业技术，而且随着时钟的提高出现芯片芯区的增大以及发热性的提高。因此，变得实际上很难获得芯片。
发明内容为了解决上述问题己提出本发明。本发明的目的是提供一种限制所述时钟频率和所述栅尺度的增大的存储装置和控制装置。为了实现上述目的，本发明包括第一数字信号处理器；第二数字信号处理器；以及第一控制单元，控制头部相对于存储介质的位置，其中所述第一控制单元指示所述第一数字信号处理器和所述第二数字信号处理器，所述第一数字信号处理器基于来自所述第一控制单元的指令，来执行解调计算(与伺服信息的解调有关的计算)和数字滤波器计算中的至少任一种计算，所述第二数字信号处理器基于来自所述第一控制单元的所述指令，来执行校正计算(与所述位置的校正有关的计算)，并且所述第一控制单元基于由所述第一数字信号处理器和所述第二数字信号处理器执行的计算的结果，来控制所述位置。根据本发明，可以限制所述存储装置内的所述时钟频率和所述栅尺度的增大。图1是示出了根据本实施方式的硬盘装置的配置的实施例的框图；图2是示出了根据本实施方式的在R/W时的并行处理的实施例的时序图；图3是在偏心校正中频率分析的结果的实施例的曲线图；图4是示出了根据本实施方式的DSP21和DSP22的配置的实施例的框图；图5是示出了根据本实施方式的数字滤波器计算的实施例的源代码；图6是示出了根据本实施方式的DFT计算的实施例的源代码；以及图7是示出了根据本实施方式的校正值计算的实施例的源代码。具体实施方式下面，参照附图对本发明的实施方式进行说明。在本实施方式中，对其中将本发明的存储装置应用到硬盘装置的实施例进行说明。首先，对根据本实施方式的硬盘装置的配置进行说明。图1是示出了根据本实施方式的所述硬盘装置的配置的实施例的框图。所述硬盘装置包括HDC1、RDC2、伺服逻辑3、头部IC4、SVC5、VCM6、SPM7、主机MPU(微处理单元)11、伺服MPU12以及数字信号处理器(DSP)21和22。HDC1主要执行接口协议控制、数据缓冲控制和盘格式控制。RDC2执行对数据的调制和解调。伺服逻辑3将来自主机MPU11和伺服MPU12的控制信号转送到头部IC4和SVC5。头部IC4基于来自伺服MPU12的控制信号，执行写与读中的放大的设置等等。SVC5基于来自伺服MPU12的控制信号，提供VCM6和SPM7的驱动电流。VCM6为移动所述头部的电动机。SPM7为旋转盘介质的电动机。主机MPU11执行对HDC1的主机接口控制。伺服MPU12通过所述伺服逻辑3执行伺服控制。DSP21和22为通用DSP，通过从通用DSP中省略掉中断处理等功能来使得所述DSP21和22的尺度更小。下面，对根据本实施方式的硬盘装置的操作进行说明。首先，HDC1连接到主机(上级装置)，接收来自所述主机的命令，并将所述命令发送给所述主机MPU11(Sl)。在接收到所述命令之后，当所述命令是寻道命令时，主机MPUll使所述伺服MPU12执行寻道(S2)，并当所述命令是读/写(R/W)命令时，主机MPU11使所述伺服MPU12执行所述HDCl与RDC2之间的读/写(S5)。在寻道时，如果所述寻道需要头部改变，则通过所述伺服逻辑3，所述伺服MPU12使所述头部IC4执行头部切换(S3)。在R/W时，所述伺服MPU12向所述DSP21发送计算指令(例如解调计算和数字滤波计算)，并获得计算结果(S6)。此外，所述伺服MPU12基于解调计算结果，向所述DSP22指示来执行计算，例如虚圆(imaginarycircle)校正系数计算、虚圆校正计算和偏心校正计算。下面，所述伺服MPU12利用所述解调计算结果和偏心校正计算结果，计算所述VCM6的驱动电流值，并通过所述伺服逻辑3将所述驱动电流值发送给所述SVC5。下面，对由所述伺服MPU12和所述DSP21与22执行的工厂发货后在R/W时的并行处理进行说明。图2是示出了根据本实施方式的在R/W时的并行处理的实施例的时序图。在图2中，横轴表示时间。图2中从顶部起的第一行显示了伺服栅的计时，从顶部起的第二行显示由所述伺服MPU12执行的处理，从顶部起的第三行显示由所述DSP21执行的处理，以及最底行显示由所述DSP22执行的处理。紧跟着所述伺服栅之后，所述伺服MPU12指示所述DSP21执行对伺服信息的解调计算(位置解调)(Sll)，并执行对所述SPM7的控制(主轴任务)(S12)。接着，所述伺服MPU12指示所述DSP22利用位置信息，执行虚圆校正计算和偏心校正计算(PRO/虛圆补偿)(S21)，指示所述DSP21执行陷波(notch)滤波计算(向所述位置信息应用陷波滤波)(陷波计算)(S22),并利用所述位置信息执行在轨(ontrack)确定(S23)。此后重复Sll至S23的处理。根据所述并行处理，可将处理分配给所述伺服MPU12、DSP21和22。此外，不必在伺服采样时间内完成所有的处理。因此，与常规的单个处理器相比，可将各处理器的性能设定到非常低的水平。下面，对所述DSP21进行说明。根据来自伺服MPU12的解调计算的指令，DSP21获取伺服信息(其为由所述头部读取的伺服帧的信息)。所述伺服信息为由显示位置的调相信息所得到的波形。DSP21执行作为所述解调计算的对所述伺服信息的解调，并将带有位置的信息的解调结果输出作为位置信息。伺服MPU12利用所述解调结果，并执行上述处理S21、S22和S23。DSP21具有用于解调计算的sin/cos表A。一般地，sin/cos表A为256字/360度的表，其中，为便于进行检索，将0至lj360度的角度划分成256个相位，并且将各个角度的正弦值和余弦值分配作为一个字。另夕卜，根据来自所述伺服MPU12的数字滤波计算的指令，DSP21执行所述数字滤波计算(用于执行所述位置信息的滤波)。在此，数字滤波器为用于去掉谐振频率的低通滤波器或陷波滤波器。DSP21输出经过所述滤波的位置信息。下面，对DSP22进行说明。DSP22根据来自所述伺服MPU12的指令，执行诸如虚圆校正系数计算、虚圆校正计算和偏心校正计算的计算，并输出计算结果。DSP22具有用于所述虚圆校正系数计算、虚圆校正计算和偏心校正的与盘介质上的伺服帧数相对应的sin/cos表B。例如，当所述盘介质在一个盘周内具有300个伺服帧时，所述sin/cos表B是300字/360度的表，在该表中将0到360度的角度划分成300个相位，并且将各个角度的正弦值和余弦值分配作为一个字。在DSP22中，当采用与伺服帧数无关的通常的表(例如sin/cos表A)时，需要通过线性内插法计算值的处理。但是，通过采用与所述伺服帧对应的所述sin/cos表B，可省略这样的处理。下面，对虚圆校正进行说明。首先，在工厂发货之前执行对所述虚圆校正系数的计算(作为所述虚圆校正的准备)。在以下情况中，即将其中由STW(伺服轨道写入器)等写入了伺服帧的盘介质预先安装在硬盘装置内的情况中，存在以下情况，即其中伺服帧的中心和盘介质的旋转中心发生移位。在此，如果头部试图跟踪伺服帧，则为了校正沿轨道方向的偏移，必须始终驱动所述头部。虚圆校正系数为用于校正从所述伺服帧得到的值以使所述驱动电流不流入VCM6(不移动头部位置)的系数。也就是，将所述头部的路径配置成以所述盘介质的旋转中心为圆心的圆(虚圆)。在所述工厂内计算所述虚圆校正系数并将其记录在系统区内。此外，在所述虚圆校正中，组合使用所述虚圆校正系数和后码(postcode)。将所述后码记录在各伺服帧内，并且当记录有多个位时所述伺服帧长度变长。因此所述后码的长度大约4到6位。在此情况下，校正范围为大约士0.2至±0.5个轨道。在从工厂发货之后用户使用时，必须利用所述系统区的虚圆校正系数和所述伺服帧的后码，始终校正从所述伺服帧得到的所述值。因此，针对所述单个处理器要求高性能。此外，在计算所述虚圆校正系数的过程中，对头部的过往位置信息(PES:位置错误信号)执行频率分析。在此，所述位置信息显示所述头部针对所述伺服帧的圆周的位置偏移。一阶(基频)分量(其为所述SPM7的旋转周数)的圆周非常长，并且所述后码不能涵盖如此长的圆周。由于上述原因，近年来，针对包括所述一阶分量至大约三阶分量的低阶分量执行所述虚圆校正，并且对更高阶分量执行后码校正。在本实施方式中，在工厂发货之前，已经从伺服MPU12接收到用于所述虚圆校正系数计算的指令的所述DSP22通过使用所述sin/cos表B来执行对通过所述解调计算得到的所述位置信息的频率分析，并输出所述位置信息的频率区内的预定低阶分量的系数作为所述虚圆校正系数。所述伺服MPU12将所述虚圆校正系数记录到系统区内。此外，在从工厂发货之后，已从所述伺服MPU12接收到用于所述虚圆校正系数计算的指令的DSP22获取在所述系统区内记录的所述虚圆校正系数，基于所述虚圆校正值和所述sin/cos表B，计算作为所述位置信息的时间区的校正值的所述虚圆校正值，并通过所述虚圆校正值，对通过所述解调计算而获得的所述位置信息进行校正。下面，对偏心校正进行说明。在从工厂发货之后执行所述偏心校正。存在以下情况其中在发货前设定的同心圆形轨道中由于从工厂发货之后的干扰和长期变化而发生偏心。所述偏心校正对因所述偏心而导致的头部位置从轨道的偏移进行校正并保持所述轨道上的头部位置。因此，在由用户使用时始终执行对所述偏心校正的计算。所述偏心校正执行对过往位置信息的时间变化的频率分析。在此，所述位置信息显示所述头部位置相对于所述轨道圆周的偏移。DFT(离散傅立叶变换)用于所述频率分析。通常通过基于所述位置信息执行反馈控制来计算所述VCM6的驱动电流值。通过将由所述频率分析得到的偏心校正值加到所述驱动电流值，消除因所述偏心所导致的头部位置的位移，并且始终将所述头部位置保持在所述轨道上。图3示出了偏心校正中的频率分析结果的实施例的曲线图。图3示出了所述频率分析的结果，其中横轴显示频率且纵轴显示RRO(可重复振摆(repeatablerunout))谱[dB]。在所述位置信息中，除了所述一阶(基频)分量(其为所述SPM7的旋转周数)以外，还出现二阶和三阶谐波分量等等。基本上，尽管仅所述最大的一阶分量的去除是有效的，但由于实际上存在高阶分量，因此近年来执行去除高至大约20阶分量的偏心校正。但是，执行从所述一阶分量至20阶分量的偏心校正施加了沉重的处理器负荷，并且对于所述单个处理器需要高性能。在本实施方式中，已从伺服MPU12接收到所述偏心校正计算指令的DSP22通过利用所述sin/cos表B并对由所述虚圆校正计算校正的位置信息执行频率分析，来计算所述偏心校正值。下面，伺服MPU12利用所述位置信息和所述偏心校正值，并计算VCM6的驱动电流值。下面，对所述DSP21和22的详细情况进行说明。图4是示出了根据本实施方式的DSP21和22的配置的实施例的框图。所述DSP21和22采用相同的芯，并包括指令RAM31、指令32、程序计数器(PC)33、X-RAM34、Y-RAM35、sin/cosROM36、乘法器41、加法器45、累加器(ACC)46、选择器Q(SELQ)47和选择器Y(SLY)48。指令RAM31为4kW(其中24位是1W)的RAM。X-RAM34和Y-RAM35中的每一个为lkW(其中16位是1W)的RAM。sin/cosROM36为256W(其中16位是1W)的ROM。PC33的位宽为12位。加法器45和ACC46中的每一个的位宽都是36位。SELQ47根据指令执行四舍五入(Rnd)处理或限幅(Clip)处理。SLY48根据指令来选择X-RAM34或Y-RAM35，并存储数据。在DSP21中，上述sin/cos表A对应于sin/cosROM36。在DSP22中，将上述sin/cos表B存储在X-RAM34和Y-RAM35内。可以将DSP21中的sin/cos表A存储在RAM中，并且可以将DSP22中的sin/cos表B存储在ROM中。下面，对由DSP21执行的数字滤波计算的实施例进行说明。图5是示出了根据本实施方式的数字滤波计算的实施例的源代码。首先，处理S311在乘法器41内将X-RAM34的Coef仅0与Y-RAM35的DataX0相乘，并将结果存储到ACC46内，并将DataX0存储到LY内。接下来，处理S312在乘法器41内将X-RAM34的CoeffXl和Y-RAM35的DataXl相乘，将结果存储到ACC46内，并且在将DataXl存储到LY内的同时将LY存储到DataXl内。下面，处理S313在乘法器41内将X-RAM34的CoeffX2和Y-RAM35的DataX2相乘，将结果存储到ACC46内，并将LY存储到DataX2内。下面，处理S314在乘法器41内将X-RAM34的CoeffYl和Y-RAM35的DataYl相乘，将结果存储到ACC46内，并将DataYl存储到LY内。接着，处理S315在乘法器41内将X-RAM34的CoeffY2和Y-RAM35的DataY2相乘，将结果存储到ACC46内，并将LY存储到DataY2内。接着，处理S316在SELQ44内将ACC46的内容转换成Q14格式，执行限幅，并将所述内容存储到来自SLY48的Y-RAM35的DataYl中。下面，对由DSP22执行的偏心校正计算的实施例进行说明。在所述偏心校正计算中，DSP22执行DFT计算(用于对位置信息执行频率分析)和校正值计算(用于基于所述DFT计算的结果确定所述偏心校正值)。当所述位置信息为PES时，由以下公式表示所述DFT计算。Xn=PESxcos(nco)Yn=PESxsin(腿)其中11=1，2，3，......，8图6是示出了根据本实施方式的所述DFT计算的实施例的源代码。首先，处理Sill在乘法器41内将所述X-RAM34的C0NST1和Y-RAM35的SumXn相乘，将结果存储到ACC46内。接下来，处理S112在乘法器41内将所述Y-RAM35的PES和X-RAM34的SIN—NW相乘，将结果加到所述ACC46的内容上，并存储在ACC46内。处理S113将ACC46的内容存储在来自SLY48的Y-RAM35的SumXn内。以类似的方式，处理器S121在乘法器41内将X-RAM34的CONST1和Y-RAM35的SumYn相乘，并将结果存储到ACC46内。接下来，处理器S122在乘法器41内将Y-RAM35的PES和X-RAM34的COS一NW相乘，将结果加到ACC46的内容上，并存储在ACC46内。处理S123将ACC46的内容存储在来自SLY48的Y-RAM35的SumYn内。此外，以如下公式表示校正值计算。S(Xnxcos(膽)十Ynxsin(雄))图7是示出了根据本实施方式的校正值计算的实施例的源代码。首先，处理S211在乘法器41内将X-RAM34的COS—NW和Y-RAM35的SumXn相乘，并将结果存储到所述ACC46内。接下来，处理S212在乘法器41内将X-RAM34的SIN—NW和Y-RAM35的SumYn相乘，将结果加到ACC46的内容上，并将结果存储在ACC46内。根据本实施方式，提供了多个处理器(主机MPUll、伺服MPU12、DSP21与22)，并将功能分配给各个处理器，由此可限制各个处理器的性能。各处理器仅需要具有自身所需容量的存储器。另外，各处理器在90nm处理产生中仅需要具有大约200MHz到300MHz的工作速率。因此，可限制功耗、管芯(die)尺寸以及各个处理器的成本，并且由此可限制整个硬盘装置的成本。所述第一控制单元对应于本实施方式中的伺服MPU12。此外，所述第一数字信号处理器对应于本实施方式中的DSP21。另外，所述第二数字信号处理器对应于本实施方式中的DSP22。而且，所述第二控制单元对应于本实施方式中的主机MPU11。在此，在所述存储装置内，例如，可以包括磁盘装置、光盘装置、磁光盘装置等等。权利要求1、一种存储装置，该存储装置包括第一数字信号处理器；第二数字信号处理器；以及第一控制单元，该第一控制单元控制头部相对于存储介质的位置，其中所述第一控制单元指示所述第一数字信号处理器和所述第二数字信号处理器，所述第一数字信号处理器基于来自所述第一控制单元的指令来执行解调计算和数字滤波计算中的至少任一种计算，所述解调计算是与伺服信息的解调有关的计算，所述第二数字信号处理器基于来自所述第一控制单元的指令来执行校正计算，所述校正计算是与所述位置的校正有关的计算，以及所述第一控制单元基于由所述第一数字信号处理器和所述第二数字信号处理器执行的所述计算的结果，来控制所述位置。2.根据权利要求1所述的存储装置，其中，所述解调计算通过对由所述头部从所述存储介质内读出的所述伺服信息进行解调，来计算所述头部的位置信息。3.根据权利要求1所述的存储装置，其中，所述第二数字信号处理器基于由所述第一数字信号处理器计算的所述位置信息，来执行所述校正计算。4.根据权利要求1所述的存储装置，其中，所述校正计算包括计算虚圆校正系数的虚圆校正系数计算，所述计算虚圆校正系数用于校正所述头部的位置，使得所述存储介质内的轨道成为以所述存储介质的旋转中心为圆心的圆。5.根据权利要求4所述的存储装置，其中，所述校正计算包括虚圆校正计算，所述虚圆校正计算用于基于所述虚圆校正系数来校正所述位置信息。6、根据权利要求1所述的存储装置，其中，所述校正计算包括用于计算偏心校正值的偏心校正计算，所述偏心校正值用于校正所述头部的位置，使得所述头部的位置在所述存储介质的轨道上。7、根据权利要求6所述的存储装置，其中，所述第一控制单元基于所述位置信息和所述偏心校正值，来执行对头部位置的控制。8、根据权利要求1所述的存储装置，其中，所述第二数字信号处理器具有存储关于多个伺服帧的角度的正弦函数和余弦函数的值的表，并利用所述表通过傅立叶变换来执行所述校正计算。9、根据权利要求l所述的存储装置，其中，所述第一数字信号处理器具有存储关于2段的n次幂的角度的正弦函数和余弦函数的值的表，并基于所述表执行所述解调计算，所述n为整数。10、根据权利要求l所述的存储装置，其中，所述伺服信息是经过相位调制的。11、根据权利要求l所述的存储装置，其中，所述第一控制单元是微处理单元。12、根据权利要求l所述的存储装置，其中，所述第一控制单元是数字信号处理器。13、根据权利要求1所述的存储装置，该存储装置还包括第二控制单元，该第二控制单元控制主机接口，并基于通过所述主机接口接收到的来自主机的命令来指示所述第一控制单元。14、根据权利要求13所述的存储装置，其中，所述第二控制单元是微处理单元。15、一种控制装置，该控制装置包括第一数字信号处理器；第二数字信号处理器；以及第一控制单元，其控制头部相对于存储介质的位置，其中，所述第一控制单元指示所述第一数字信号处理器和所述第二数字信号处理器，所述第一数字信号处理器基于来自所述第一控制单元的指令，来执行解调计算和数字滤波计算中的至少任一种计算，所述解调计算是与伺服信息的解调有关的计算，所述第二数字信号处理器基于来自所述第一控制单元的指令，来执行校正计算，所述校正计算是与所述位置的校正有关的计算，以及所述第一控制单元基于由所述第一数字信号处理器和所述第二数字信号处理器执行的所述计算的结果，来控制所述位置。16、根据权利要求15所述的控制装置，其中，所述解调计算通过对通过所述头部从所述存储介质读出的所述伺服信息进行解调，来计算所述头部的位置信息。17、根据权利要求15所述的控制装置，其中，所述第二数字信号处理器基于通过所述第一数字信号处理器计算的位置信息，来执行所述校正计算。18、根据权利要求15所述的控制装置，其中，所述校正计算包括计算虚圆校正系数的虚圆校正系数计算，所述虚圆校正系数用于校正所述头部的位置，使得所述存储介质内的轨道成为以所述存储介质的旋转中心为圆心的圆。19、根据权利要求18所述的控制装置，其中，所述校正计算包括虚圆校正计算，所述虚圆校正计算用于基于所述虚圆校正系数来校正所述位置信息。20、根据权利要求15所述的控制装置，其中，所述校正计算包括用于计算偏心校正值的偏心校正计算，所述偏心校正值用于校正所述头部的位置，使得所述头部的位置在所述存储介质的轨道上。全文摘要本发明提供一种存储装置和控制装置，该控制装置包括第一数字信号处理器(21)、第二数字信号处理器(22)和用于控制头部相对于存储介质的位置的伺服微处理单元(12)。伺服微处理单元(12)指示第一数字信号处理器(21)和第二数字信号处理器(22)。第一数字信号处理器(21)基于来自伺服微处理单元(12)的指令，执行解调计算和数字滤波计算中的至少任一种计算，该解调计算是与伺服信息的解调有关的计算。第二数字信号处理器(22)基于来自伺服微处理单元的指令，执行作为与对所述位置的校正有关的计算的校正计算。伺服微处理单元(12)基于由第一数字信号处理器(21)和第二数字信号处理器(22)执行的计算结果，来执行对所述位置的控制。文档编号G11B20/10GK101226762SQ20071018699公开日2008年7月23日申请日期2007年11月16日优先权日2007年1月19日发明者小杉辰彦申请人:富士通株式会社