专利名称：：用于半导体集成电路设备的缺陷分析方法和缺陷分析系统的制作方法用于半导体集成电路设备的缺陷分析方法和缺陷分析系统
背景技术：
关于静态随机存取存储器(SRAM)的现有技术的缺陷分析方法的示例包括缺陷检验方法、物理分析方法、电气属性测量方法、电气测试等。缺陷检验方法是如下方法，其中在制造的每个工艺过程中检验晶片的外观，以检查缺陷位置、尺寸等。物理分析方法是如下方法，其中在完成制造工艺之后通过物理地逆向处理晶片，更加直接地找到缺陷。现有技术的电气测试是如下方法，其中在完成制造工艺之后测量SRAM单元的电气属性以找到缺陷位(defectivebit)的位置和成品率(例如，令人满意的芯片与所有芯片或管芯的比率)。在现有技术的SRAM中，缺陷区域可以是其中形成了多个缺陷位的区域。可以使用现有技术的缺陷检验方法和/或电气测试分析缺陷区域。例如，使用缺陷检验方法可以获得指出缺陷位置的缺陷数据，并且使用电气测试可以确定指出缺陷区域位置的缺陷区域数据。这两个数据可用于估计缺陷区域。
发明内容示例性实施例可以更加容易地找到缺陷位的直接起因，减少半导体芯片的制造时间、成本和/或单位成本，并且/或者可以更加容易地执行缺陷分析。示例性实施例涉及用于半导体集成电路设备的缺陷分析方法和缺陷分析系统。至少一个示例性实施例提供了一种缺陷分析方法。至少根据该示例性实施例，可以将具有相关性的缺陷和缺陷位的模拟特性存储在数据库中，并且可以定位第一晶片中的第一缺陷区域。可以测量第一缺陷区域中的缺陷位的模拟特性，并且可以比较测得的模拟特性和存储在数据库中的模拟特性，以确定引起第一缺陷区域的缺陷。至少一个其他的示例性实施例提供了一种缺陷分析方法。至少根据该示例性实施例，通过在第一晶片上执行电气测试，可以定位由多个缺陷SRAM单元形成的第一晶片中的第一缺陷区域。通过在第一缺陷区域上执行物理分析可以找到第一晶片中的缺陷。可以测量其位置与第一缺陷区域中的缺陷位置匹配的缺陷SRAM单元的模拟特性，并且可以验证第一缺陷区域中的缺陷和第一缺陷区域中的缺陷SRAM单元的模拟特性之间是否存在相关性。可以将被定义为具有相关性的缺陷和模拟特性存储在数据库中。通过在第二晶片上执行电气测试可以定位由缺陷SRAM单元形成的第二晶片中的第二缺陷区域，并且可以测量第二缺陷区域中的缺陷SRAM单元的模拟特性。通过比较第二缺陷区域中的SRAM单元的测得的模拟特性和存储在数据库中的模拟特性，可以确定引起第二缺陷区域的缺陷。至少一个其他的示例性实施例提供了一种缺陷分析系统。至少根据该示例性实施例，缺陷分析系统可以包括被配置为存储具有相关性的缺陷和模拟特性的数据库。电气测试仪可被配置为定位第一晶片中的第一缺陷区域。模拟特性测试仪可被配置为测量第一缺陷区域中的缺陷位的模拟特性，并且分析仪可被配置为通过比较测得的模拟特性和存储在数据库中的模拟特性，分析引起该缺陷的缺陷。至少一个其他的示例性实施例提供了一种缺陷分析方法。至少根据该示例性实施例，可以将至少一个第一缺陷和至少一个相关联的模拟特性存储在数据库中，并且可以定位第一晶片中的第一缺陷区域。可以测量该第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性，并且可以将该至少一个测得的模拟特性同至少一个存储的模拟特性比较，以确定该至少一个第一缺陷是否是该至少一个第一缺陷区域的起因。根据至少某些示例性实施例，可以定位第二晶片中的第二缺陷区域，并且可以确认第二缺陷区域中的至少一个第二缺陷位。可以测量该至少一个第二缺陷位的至少一个模拟特性，并且可以使该至少一个第二缺陷位和至少一个测得的模拟特性同至少一个第一缺陷相关联。该至少一个第一缺陷和相关联的至少一个测得的模拟特性可以存储在数据库中。根据至少某些示例性实施例，可以建模指示至少一个第一缺陷的电路，并且基于通过对仿真建模电路获得的模拟特性和关于至少一个第二缺陷位的至少一个测得的模拟特性进行比较，可以使该至少一个第一缺陷与该至少一个第二缺陷位相关联。根据至少某些示例性实施例，可以在第二晶片上执行电气测试以确定至少一个第二缺陷位的位置。电气测试可以在制造第二晶片之后执行。可以在制造第二晶片之后执行物理分析以确定至少一个第一缺陷的位置。基于该至少一个第一缺陷的位置和该至少一个第二缺陷位的位置，该至少一个第一缺陷可以与该至少一个第二缺陷位相关联。可以测量具有与该至少一个第一缺陷的位置匹配的位置的至少一个第二缺陷位的模拟特性。在第二晶片的制造工艺过程中可以在第二晶片上执行缺陷检验以确定在第二晶片上形成的至少一个第一缺陷的位置。基于该至少一个第二第一的位置和该至少一个第二缺陷位的位置，该至少一个第一缺陷可以与该至少一个第二缺陷位相关联。在制造第一晶片之后可以执行电气测试以确定至少一个第一缺陷位的位置。该至少一个第一缺陷位可以是静态随机存取存储器单元。通过测量流过该静态随机存取存储器单元中包括的至少一个晶体管的电流，可以测量至少一个模拟特性。例如，可以将第一电压施加到第一位线、第二位线和字线，并且可以测量流入到该至少一个晶体管中的电流。根据至少某些示例性实施例，可以从第一缺陷区域中的多个第一缺陷位中选择至少一个第一缺陷位，并且可以测量关于选定的至少一个第一缺陷位的至少一个模拟特性。基于至少一个第一缺陷的尺寸和第一比率可以确认第一缺陷区域的起因。如果第一缺陷的尺寸大于第一比率，则第一缺陷可被确认为第一缺陷区域的起因。根据至少某些示例性实施例，可以在第二晶片上执行电气测试以定位第二晶片中的第二缺陷区域。第二缺陷区域可由多个缺陷静态随机存取存储器单元形成。可以在第二缺陷区域上执行物理分析以确认第二晶片中的多个第二缺陷，并且可以测量具有与第二缺陷区域中的第二缺陷的位置匹配的相关联的位置的缺陷静态随机存取存储器单元的模拟特性。可以确定是否每个第二缺陷和每个缺陷静态随机存取存储器单元之间是否存在相关性，并且可以将每个相关的第二缺陷和相关联的模拟特性存储在数据库中。第一缺陷区域可由缺陷静态随机存取存储器单元形成并且通过在第一晶片上执行电气测试定位。根据至少某些示例性实施例，可以从多个缺陷静态随机存取存储器单元中选择至少一个缺陷静态随机存取存储器单元，并且可以测量与该至少一个选定的缺陷静态随机存取存储器单元相关联的模拟特性。至少一个其他的示例性实施例提供了一种缺陷分析系统。至少根据该示例性实施例，该缺陷分析系统可以包括数据库、电气测试仪、模拟特性测试仪和分析仪。数据库可被配置为存储至少一个第一缺陷和至少一个相关联的模拟特性。电气测试仪可被配置为定位第一晶片中的第一缺陷区域。模拟特性测试仪可被配置为测量第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性。分析仪可被配置为，通过将至少一个测得的模拟特性同至少一个存储的模拟特性比较以确定该至少一个第一缺陷是否是该至少一个第一缺陷区域的起因，分析缺陷。根据至少某些示例性实施例，缺陷分析系统可以进一步包括缺陷检验仪。该缺陷检验仪可被配置为，通过在第二晶片上执行缺陷检验，定位第二晶片中的至少一个第二缺陷。电气测试仪可进一步被配置为定位第二晶片中的第二缺陷区域。模拟特性测试仪可被进一步配置为测量第二缺陷区域中的至少一个第二缺陷比特的至少一个模拟特性。分析仪可被进一步配置为确定该至少一个第二缺陷和该至少一个模拟特性是否相关，并且如果该至少一个第二缺陷和该至少一个模拟特性被确定为相关，则将该至少一个第二缺陷和相关的至少一个模拟特性存储在数据库中。根据至少某些示例性实施例，分析仪可被进一步配置为，通过比较至少一个测得的模拟特性和存储在数据库中的至少一个模拟特性，定位与多个第一缺陷位中的每个第一缺陷位相关联的第一缺陷，并且基于定位的第一缺陷的尺寸和第一比率确定第一缺陷区域的起因。如果定位的第一缺陷的尺寸大于第一比率，则分析仪可以确定该第一缺陷是该第一缺陷区域的起因。通过参考附图详细描述本发明的示例性实施例，本发明将变得更加显而易见，其中图1和2说明了根据示例性实施例的用于创建数据库的方法；图3说明了根据示例性实施例的用于半导体集成电路设备的缺陷分析方法；图4说明了示例性缺陷区域；图5说明了根据示例性实施例的用于使缺陷位置与缺陷位匹配的方法；图6说明了根据示例性实施例的SRAM单元的电路图；图7是根据示例性实施例的对缺陷SRAM单元建模的电路图；图8是说明了根据示例性实施例的通过缺陷SRAM单元仿真获得的模拟特性和通过模拟特性测试获得的模拟特性的电路图；并且图9是说明了根据示例性实施例的半导体集成电路设备的缺陷分析系统的框图。具体实施方式通过参考下面的优选实施例和附图的详细描述可以更加容易地理解本发明及实现本发明的优点和特征。然而，本发明可以实施为许多不同的形式并且不应被解释为限于此处阐述的实施例。相反地，这些实施例被提供为，以使得本公开内容将是彻底的和完整的并且将全面地向本领域的技术人员传达本发明的概念，并且本发明将仅由所附的权利要求限定。在说明书中，相似的附图标记表示相似的元件。即使术语"第一，第二，等"被用于描述多种部件、元件和/或部分，但是这些部件、元件和/或部分不限于该术语。这些术语仅用于使单个部件、元件或部分区分于其他的部件、元件或部分。因此，在本发明的该技术范围中，第一部件、第一元件或第一部分也可以表示为第二部件、第二元件或者第二部分。此处使用的术语仅用于描述具体实施例的目的，不应作为本发明的限制。如此处使用的单数形式"一个"，除非上下文明确指出，也应包括多数形式。应当进一步理解，术语"包括"在本说明书中使用时，指明了所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但是不应排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其群组的存在或添加。如果存在任何其他的定义，则本发明所属领域的技术人员通常可以理解此处使用的术语(包括技术和科学术语)。而且，只要未作显著地特殊定义，则不对词典中定义的术语作过度地解释。图1和2说明了根据示例性实施例的用于创建数据库的方法。图3说明了根据示例性实施例的用于半导体集成电路设备的缺陷分析方法。参考图1，制造流水线1可以包括多个制造工艺。多个制造工艺可以包括第一工艺Pl、第二工艺P2和第三工艺P3。尽管图1中仅示出了三个制造工艺，但是示例性实施例可以包括任何数目的制造工艺。在制造流水线1上可以提供分别对应于工艺Pl、P2和P3的制造设备。在将晶片Wl插入在制造流水线1中时，可以(例如，顺序地)执行第一第三工艺P1P3。在工艺P1P3的过程中，可以在晶片Wl上(例如，同时地)形成关于集成电路设备的多个芯片。至少在该示例性实施例中，半导体集成电路设备可以包括存储器区域，其具有例如，二维排列的多个存储器单元。该存储器单元可以是SRAM单元，但是不限于此。在完成晶片Wl的制造工艺之后，可以在晶片Wl上执行电气测试20以定位晶片Wl上的缺陷区域。在该示例中，缺陷区域指由一个或多个(例如，20个)缺陷位形成的区域。例如，电气测试20可以测量所制造的芯片中的存储器单元的电气特性以定位或找到缺陷位。在一个示例性实施例中，电气测试20可以将数据写入到存储器单元或者自其读取数据(例如，相同的数据)。如果读取的数据未与写入的数据匹配，则该存储器单元可能是有缺陷的。仍然参考图1，在电气测试20的过程中生成的缺陷位数据可以包括缺陷位的位置(例如，x、y地址)、缺陷类型或者模式(例如，一位缺陷、两位缺陷、块缺陷)、成品率等。至少在该示例中，成品率指好芯片相对于全部芯片的比率，好芯片指没有缺陷位的芯片，而坏芯片指包括缺陷位的芯片。在图1中示出的缺陷位数据中，大的圆形表示晶片、晶片中的黑色的方形指出了坏芯片，而白色的方形指出了好芯片。操作员可以观察如上文所述获得的缺陷位数据，并且如果缺陷位形成了具有特定形状的区域，则该区域可被定义为缺陷区域。图4说明了示例性缺陷区域。在图4A4D中，大的圆形表示晶片，而阴影部分表示缺陷区域95a、95b、95c和95d。如图4A中示出的，缺陷区域95a可以在例如，晶片的上、右和左侧沿晶片的一部分外部部分(例如，连续地)形成抽水马桶形。如图4B中示出的，缺陷区域95b可以从中心到外部螺旋地形成。如图4C中示出的，缺陷区域95c可以在晶片的相反侧(例如，上侧和下侧)形成为两片。如图4D中示出的，缺陷区域95d可以在晶片的上侧和右侧(或者左侧)(例如，连续地)形成为类似帽状。缺陷区域的名称可依赖于操作员而改变。在图1中示出的缺陷位数据中，说明了缺陷位集中在晶片中心的缺陷区域(被称为中心集中缺陷区域)。回到图1，可以在晶片Wl上执行物理分析30以定位或找到缺陷区域中的缺陷。物理分析30可以包括物理逆向处理晶片或芯片，并且使用扫描电子显微镜(SEM)、透射电子显微镜(TEM)等对逆向处理的晶片或芯片的表面照相以确定(例如，直接确定)是否存在缺陷。相比于在制造工艺过程中在晶片W1上形成层时检验在晶片W1上是否形成了缺陷，使用物理分析30可以更加精确地找到缺陷。例如，使用物理分析30而非缺陷检验可以找到接触中形成的空位。在物理分析30的过程中获得的照片数据可被称为缺陷数据，并且在图1中说明。大的圆形指出了晶片，晶片中的方形指出了芯片(或管芯)，而黑色的标记指出了定位的缺陷。在图1中说明的缺陷数据中，为了便于理解，在晶片中绘出了缺陷位置，并且其可以不同于通过实际物理分析30获得的缺陷数据。仍然参考图1，可以执行模拟特性测试40以测量缺陷区域中的缺陷位的模拟特性。至少根据该示例性实施例，在模拟特性测试40的过程中，可以生成缺陷位的模拟特性，其中在电气测试20的过程中获得的位置与在物理分析30的过程中获得的位置匹配。例如，如果缺陷的地址和缺陷位的地址是相互相对地接近、相等或基本相等的，则缺陷位的位置可以与缺陷的位置匹配。参考图5，较大的方形IOO指出了芯片，较小的方形110指出了缺陷位，而黑色的标记120指出了缺陷。例如，当较小的方形110对应于黑色标记120时，确定这两个位置相互匹配。例如，如果黑色标记120落入较小的方形110中，则确定缺陷的位置与缺陷位的位置匹配。可以执行模拟特性测试40以找到对应于缺陷位的缺陷的起因。将描述其中缺陷位是SRAM单元的示例；然而，示例性实施例不限于此。参考图6，SRAM单元200可以包括多个晶体管。出于示例的目的，图6示出了六个晶体管，其排列在字线WL与位线对BL和BLB相交的区域中。上拉晶体管M2和M4以及下拉晶体管M3和M5可以构成交叉耦合反相器。存取晶体管Ml可以耦合在存储节点SN1和位线BL之间，而存取晶体管M6可以耦合在存储节点SN2和位线BLB之间。如果SRAM单元200是对称的，则SRAM单元200的输出和反码输出之间不生成偏移。尽管出于简化的目的此处未作讨论，但是示例性实施例也可以适用于DRAM单元、闪存单元、PRAM单元、RRAM单元、MRAM单元等。仍然参考图l，在模拟特性测试40中，可以将给定电压施加到位线BL、反码位线BLB和/或字线WL，并且可以在位线BL和/或反码说明书第10/19页位线BLB处测量流入六个晶体管M1M6中的至少一个晶体管的电流。表1中示出了SRAM单元200的示例性偏置条件。然而，表1中示出的偏置条件仅是说明性的，并且示例性实施例不限于此。<table>tableseeoriginaldocumentpage16</column></row><table>在偏置条件a下，当使位线BL从约0V扫描到给定的或所需的电压(例如，约IV)时，测量位线BL的电流改变，并且在偏置条件b下，当使位线BL从约OV扫描到给定的或所需的电压(例如，约IV)时，测量反码位线BLB的电流改变。在偏置条件c下，当使反码位线BLB从约OV扫描到给定的或所需的电压(例如，约1V)时，测量反码位线BLB的电流改变，并且在偏置条件d下，当使反码位线BLB从约0V扫描到给定的或所需的电压(例如，约IV)时，测量位线BL的电流改变。在上文讨论的偏置条件下，可以测量流入到存取晶体管Ml或M6、上拉晶体管M2或M4以及/或者下拉晶体管M3或M5中的至少一个晶体管中的电流。仍然参考图1，可以在50处确定或验证在定位的缺陷和生成的模拟特性之间是否存在相关性。将参考图7和8详细描述用于执行该操作的示例性方法。图7使对具有缺陷的SRAM单元建模的电路图，并且图8是说明了通过建模电路仿真获得的模拟特性和使用模拟特性测试40获得的模拟特性的视图。参考图7，可以检査与缺陷位相匹配的缺陷的照片，并且可以对反映了这些缺陷的电路201建模。例如，图7示出了这样的情况，其中，在存储节点SN1和字线WL之间生成桥接R。通过建模电路201的仿真可以生成模拟特性。图8中示出的仿真曲线s一al、s_bl、s_cl和s一dl表示流入到在上文的偏置条件a、b、c和d下建模的电路201的下拉晶体管M3中的电流的示例性波形；仿真曲线s—a2、s_b2、s_c2和s—d2表示流入到在上文的偏置条件a、b、c和d下建模的电路201的上拉晶体管M2中的电流的示例性波形；并且仿真曲线s—a3、s_b3、s—c3和s一d3表示流入到在上文的偏置条件a、b、c和d下建模的电路201的存取晶体管M1中的电流的示例性波形。在上文描述的仿真中获得的模拟特性可以同使用模拟特性测试40获得的模拟特性比较。例如，图8中示出的模拟特性曲线al、bl、cl和dl表示在上文的偏置条件a、b、c和d下流入到晶片Wl的缺陷SRAM单元的下拉晶体管M3中的电流的示例性波形；模拟特性曲线a2、b2、c2和d2表示在上文的偏置条件a、b、c和d下流入到晶片Wl的缺陷SRAM单元的上拉晶体管M2中的电流的示例性波形；并且模拟特性曲线a3、b3、c3和d3表示在上文的偏置条件a、b、c和d下流入到晶片Wl的缺陷SRAM单元的存取晶体管M1中的电流的示例性波形。如果仿真曲线和对应的模拟特性曲线(例如，s—al和al，或者s_bl和bl)在相同的偏置条件下是相互相似的或者基本上相似，则可以确定晶片Wl的缺陷和测得的模拟特性是相关的或匹配的。在该示例中，可以使用用于确定仿真和模拟特性曲线之间的相似性的多种方法。例如，可以计算仿真曲线和对应的模拟特性曲线之间的相关系数。如果相关系数超过给定的参考值(例如，约0.9)，则仿真曲线和对应的模拟特性曲线可以是相似的。如果图6中示出的仿真曲线和对应的模拟特性曲线是相似的或者基本上相似，则它们可以是相关的。可以将被确定为与仿真曲线相关的模拟特性存储在数据库60中。为了生成或创建数据库60，可以在多个晶片上执行(例如，重复地执行)电气测试20、物理分析30、模拟特性测试40和/或验证50。存储的数据的可靠性可以与存储的数据量成比例。例如，存储的数据越多，则数据库60中存储的数据越可靠。当在多个晶片上重复执行上文描述的工艺时，一个或多个类型的缺陷可能与对应的模拟特性相关联。这可能是因为，即使缺陷的类型互不相同(例如，通过物理分析30获得的缺陷照片可能互不相同)，但是由缺陷引起的模拟特性相互相等或者基本上相等。例如，在节点之间生成桥接时，桥接可能生成在衬底上或者布线线路上。然而，不论桥接是否生成在衬底上或者布线线路上，由于桥接产生的模拟特性曲线可以是相同的或者基本上相同。表2中示出了根据示例性实施例的数据库。当多个类型的缺陷与缺陷或缺陷位的模拟特性相关联时，与该模拟特性相关联的所有或者基本上所有类型的缺陷均被存储，并且存储缺陷的频率也被存储。例如，在情况A中(例如，在存储节点和字线之间生成漏电时)，与模拟特性相关联的缺陷数目是三(例如，Al、A2和A3)并且缺陷的频率是100、25和10。在表2中，尽管仅将情况A、情况B(例如，在电源接线端Vcc和存储节点之间生成漏电时)和情况C(例如，在存储节点和地接线端Vss之间生成漏电时)描述为缺陷类型，但是示例性实施例不限于此。在表2中，符号"-"指出了图像，为了清楚起见其已被省略。<table>tableseeoriginaldocumentpage19</column></row><table>图2说明了根据另一示例性实施例的用于建立存储相关缺陷和缺陷位的模拟特性的数据库的方法。在图2中，与图1中的部件相同的部件由相同的附图标记标出，并且为了简化起见已省略了其描述。参考图2，可以针对每个工艺P1、P2和P3执行缺陷检验11、12和13。例如，每当在晶片Wl上形成层时，可以执行缺陷检验ll、12和13。缺陷检验ll、12和13可以使用光学方法、扫描等找到在晶片Wl的外观中形成的缺陷。例如，缺陷可以包括外来材料、缺陷图形等。外来材料可以是制造工艺过程中由制造设备形成的材料、在制作工艺之后剩余的材料、刻蚀残余物、灰尘等。在某些情况中，外来材料的尺寸可以约为0.1/mi数百/mi。缺陷图形可以指在诸如光刻、刻蚀的工艺过程中形成的不需要的图形、小凸起、颜色改变等。通过缺陷检验11、12和13获得的缺陷数据可以包括缺陷位置(例如，x、y地址)、缺陷照片、尺寸、形状、数目等，并且缺陷数据可以依赖于缺陷检验设备而变化。在图2中说明的缺陷数据中，大的圆形表示晶片，晶片中的方形指出了芯片(或管芯)，而黑色的标记指出了找到的缺陷。为了便于理解，图2中说明的缺陷数据指出了缺陷在晶片中的位置，但是其可能不同于实际缺陷检验设备获得的缺陷数据。可以执行电气测试20以找到晶片Wl中的缺陷区域。然后可以执行模拟特性测试40，其中可以测量缺陷区域中的缺陷位的模拟特性。至少根据该示例性实施例，在模拟特性测试40的过程中可以生成缺陷位的模拟特性，其中在电气测试20的过程中获得的位置与在缺陷检验11、12和13的过程中获得的缺陷位置匹配。例如，如果缺陷的地址和缺陷位的地址是相互相对地接近、相等或基本相等的，则缺陷位的位置可以与缺陷的位置匹配。可以在50处确定或验证在缺陷和测得的模拟特性之间是否存在相关性。相关的缺陷和相关联的缺陷位的模拟特性可以存储在数据库60中。图3说明了根据示例性实施例的找到晶片中的缺陷的起因的方法。至少在该示例性实施例中，可以使用参考图1和/或图2描述的方法建立数据库60。在将晶片W2插入到制造流水线1中时，可以(例如，顺序地)执行第一第三工艺P1P3，并且在第一第三工艺P1P3的过程中，可以在晶片W1上(例如，同时地)形成关于半导体集成电路设备的多个芯片。在完成制造工艺之后，可以执行电气测试70以生成指出晶片W2中的缺陷区域的缺陷位数据。可以使用模拟特性测试80测量晶片W2的缺陷区域中的缺陷位的模拟特性。在该示例中，模拟特性是在表1中示出的偏置条件下测量的电流曲线。在该示例中，用于模拟特性测量的缺陷位可以是在电气测试70的过程中确认的缺陷区域中的多个缺陷位中的至少一个缺陷位。通过比较与选定缺陷位相关联测得的模拟特性和数据库60中存储的模拟特性，可以在90处确定和/或找到引起缺陷区域的缺陷。例如，通过比较测得的模拟特性和数据库60中存储的模拟特性，可以找到引起多个缺陷位的缺陷。出于示例的目的，将描述一种通过比较一个测得的模拟特性和存储在数据库60中的模拟特性确定引起缺陷位的缺陷的方法。在数据库60中存储的多个模拟特性中，可以选择与测得的模拟特性相似或基本上相似的一个或多个模拟特性。例如，可以计算测得的模拟特性曲线和数据库60中存储的模拟特性曲线之间的相关系数，并且如果该相关系数大于参考值(例如，约0.9)，则测得的模拟特性和存储的模拟特性可以相互对应(例如，它们可以匹配)。如果确定测得的模拟特性和存储的模拟特性对应，则可以输出与存储的模拟特性曲线相关联的一个或多个类型的缺陷，同时将一个或多个相似的模拟特性的曲线存储在数据库60中，使其与输出的缺陷类型相关联。在该示例中，还可以连同一个或多个类型的缺陷一起，输出存储频率。表4中示出了与测得的模拟特性相似的一个或多个模拟特性和缺陷的示例。在表4中，符号"-"指出了图像，为了清楚起见其己被省略。在表4中，根据相似程度顺序示出了测得的模拟特性和相关的或相似的模拟特性。例如，情况A具有与测得的模拟特性最相似的模拟特性，而情况G和K具有相似性较小的模拟特性。在每个情况中，由于了输出缺陷类型和频率，可以确定具有测得的模拟特性的较普通的缺陷是起因。<table>tableseeoriginaldocumentpage22</column></row><table>在引起多个缺陷位的缺陷中，频率超过给定比率(例如，约50%)的缺陷可被确认为缺陷区域的缺陷的起因。例如，表5示出了通过比较测得的模拟特性和数据库60中存储的模拟特性类推为引起缺陷位的缺陷的结果。参考表5，在测量缺陷区域中的缺陷位的20个模拟特性时，分类到情况A(其中缺陷类型是Al)中的缺陷位的数目是14，分类到情况G(其中缺陷类型是Gl)中的缺陷位的数目是5，并且分类到情况K(其中缺陷类型是K1)中的缺陷位的数目是l。在该情况中，在"中心集中类型"的缺陷区域中，由情况A引起的缺陷占了超过约50%。因此，确定"中心集中类型"的缺陷区域是由情况A引起的。在该示例中，约50%或更大的比率是说明性的而非限制性的，并且可以容易地修改该比率。<table>tableseeoriginaldocumentpage23</column></row><table>至少在该示例性实施例中，由于通过创建缺陷类型和相关联的模拟特性的数据库来执行缺陷分析，因此在制造工艺过程中不需要执行缺陷检验，并且不需要在制造工艺之后执行物理分析。此外，可以更加容易地找到与在缺陷区域中测得的模拟特性相关联的较普通的缺陷。结果，至少根据该示例性实施例，相比于现有技术，可以更加精确和/或快速地分析缺陷。图9是说明了根据示例性实施例的半导体集成电路设备的缺陷分析系统的框图。出于示例的目的，图9示出了实现图3的缺陷分析方法的系统，但是示例性实施例不限于此。参考图9，缺陷分析系统可以包括数据库60、电气测试仪72、模拟特性测试仪82和/或分析仪92。数据库60可以存储相关的缺陷类型和缺陷位的一个或多个相关联的模拟特性。当多种缺陷类型与缺陷位的模拟特性相关时，还可以连同缺陷类型一起，将与模拟特性相关联的所有或者基本上所有类型的缺陷存储在数据库60中。数据库60中存储的数据可以与表2和/或表3相同或基本相同。电气测试仪72可以测量通过制造流水线制造的芯片中的存储器单元的电器特性以定位缺陷区域。例如，电气测试仪72可以将数据写入存储器单元中，并且从存储器单元读出数据。如果读取的数据与写入的数据不匹配，则电气测试仪72可以将该存储器单元定义为缺陷位，并且确认由该缺陷位形成的缺陷区域。在该示例中，电气测试仪72可以找到缺陷位，并且操作员可以确定是否形成了缺陷区域。模拟特性测试仪82可以测量缺陷区域中的缺陷位的模拟特性。用于测量模拟特性的缺陷位可以是缺陷区域中的多个缺陷位中的至少一个缺陷位。可以任意选择该至少一个缺陷位。如果该位是SRAM单元，则模拟特性测试仪82可以测量在表1的偏置条件下流动的电流强度。分析仪92可以比较测得的模拟特性和数据库60中存储的模拟特性，以确认引起缺陷区域的缺陷的类型。根据至少某些示例性实施例，分析仪92可以比较多个测得的模拟特性和数据库60中存储的模拟特性，以找到引起多个缺陷位的缺陷。例如，分析仪可以计算测得的模拟特性和存储的模拟特性之间的相关系数，并且如果该相关系数大于给定的比率(例如，约0.9)，则与存储的模拟特性相关联的缺陷类型被确认为缺陷区域的起因。分析仪92可以提供或者输出引起多个缺陷位的缺陷类型、与电气测试仪72测得的模拟特性相似的一个或多个模拟特性和/或与一个或多个缺陷类型相关联的频率。表4中示出了与测得的模拟特性相似的模拟特性中的至少一个模拟特性和缺陷的示例。可以如上文参考表5讨论的，确定缺陷区域的缺陷的起因。尽管图中没有示出，但是在使用图2的方法建立数据库60时，还可以包括用于找到晶片(图2中的W1)中的缺陷的缺陷检验仪。在建立数据库60的工艺过程中，电气测试仪72可以找到晶片Wl中的缺陷位，模拟特性测试仪82可以测量找到的缺陷位的模拟特性，并且分析仪92可以验证晶片W1的缺陷和该模拟特性之间是否存在相关性。相关的缺陷和缺陷位的模拟特性可以存储在数据库60中。根据示例性实施例的缺陷分析方法和系统，由于数据库的缘故，在制造工艺过程中或者在其之后，不需要执行缺陷检验和/或物理分析。而且，可以更加容易地确认与测得的模拟特性相对高度相关的缺陷。结果，根据至少某些示例性实施例，可以更加精确和/或快速地分析缺陷。尽管结合示例性实施例描述了本发明，但是对于本领域的技术人员显而易见的是，在不偏离本发明的范围和精神的前提下，可以对其进行多种修改和变化。因此，应当理解，在所有方面，上文的示例性实施例并非是限制性的而是说明性的。权利要求1.一种缺陷分析方法，包括在数据库中存储至少一个第一缺陷和至少一个关联的模拟特性；定位第一晶片中的第一缺陷区域；测量所述第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性；以及将至少一个测得的模拟特性同至少一个存储的模拟特性比较，以确定所述至少一个第一缺陷是否是所述至少一个第一缺陷区域的起因。2.如权利要求l所述的方法，进一步包括定位第二晶片中的第二缺陷区域，确认该第二缺陷区域中的至少一个第二缺陷位，测量所述至少一个第二缺陷位的至少一个模拟特性，使所述至少一个第二缺陷位和至少一个测得的模拟特性同所述至少一个第一缺陷相关联；其中所述存储将所述至少一个第一缺陷和关联的至少一个测得的模拟特性存储在数据库中。3.如权利要求2所述的方法，其中，所述关联进一步包括对电路进行建模，该电路指示所述至少一个第一缺陷，以及基于通过对仿真该建模的电路所获得的模拟特性和关于所述至少一个第二缺陷位的至少一个测得的模拟特性进行的比较，使所述至少一个第一缺陷同所述至少一个第二缺陷位相关联。4.如权利要求2所述的方法，其中，定位所述第二晶片中的所述第二缺陷区域包括在该第二晶片上执行电气测试以确定所述至少一个第二缺陷位的位置，所述电气测试是在制造所述第二晶片之后执行。5.如权利要求4所述的方法，进一步包括执行物理分析以确定所述至少一个第一缺陷的位置，所述物理分析是在制造所述第二晶片之后执行。6.如权利要求5所述的方法，其中，所述测量对具有与所述至少一个第一缺陷的位置相匹配的位置的所述至少一个第二缺陷位的至少一个模拟特性进行测量。7.如权利要求4所述的方法，进一步包括在第二晶片的制造过程中在第二晶片上执行缺陷检验，以确定在第二晶片上形成的至少一个第一缺陷的位置。8.如权利要求7所述的方法，其中，所述测量对具有与所述至少一个第一缺陷的位置相匹配的位置的所述至少一个第二缺陷位的至少一个模拟特性进行测量。9.如权利要求l所述的方法，其中，定位所述第一晶片中的所述第一缺陷区域包括执行电气测试以确定至少一个第一缺陷位的位置，所述电气测试是在制造所述第一晶片之后执行。10.如权利要求1所述的方法，其中，所述至少一个第一缺陷位是静态随机存取存储器单元，并且测量所述至少一个第一缺陷位的所述至少一个模拟特性包括测量所述静态随机存取存储器单元中包括的至少一个晶体管的至少一个模拟特性。11.如权利要求IO所述的方法，其中，测量所述至少一个晶体管的所述至少一个模拟特性包括将第一电压施加到第一位线、第二位线和字线，并且测量流入到所述至少一个晶体管中的电流。12.如权利要求1所述的方法，其中，测量所述至少一个第一缺陷位的所述至少一个模拟特性包括从第一缺陷区域中的多个第一缺陷位中选择至少一个第一缺陷位，并且测量关于选定的至少一个第一缺陷位的至少一个模拟特性。13.如权利要求1所述的方法，进一步包括，基于所述至少一个第一缺陷的尺寸和第一比率来确认所述第一缺陷区域的起因。14.如权利要求13所述的方法，其中，如果所述第一缺陷的尺寸大于第一比率，则所述第一缺陷是所述第一缺陷区域的起因。15.如权利要求l所述的方法，进一步包括在所述第二晶片上执行电气测试以定位所述第二晶片中的第二缺陷区域，所述第二缺陷区域是由多个缺陷静态随机存取存储器单元形成的，在所述第二缺陷区域上执行物理分析以确认所述第二晶片中的多个第二缺陷，测量具有关联的位置的缺陷静态随机存取存储器单元的模拟特性，所述关联的位置与所述第二缺陷区域中的第二缺陷的位置相匹配，确定每个第二缺陷和每个缺陷静态随机存取存储器单元之间是否存在相关性，在所述数据库中存储每个相关的第二缺陷和关联的模拟特性，其中由缺陷静态随机存取存储器单元形成所述第一缺陷区域，并且通过在所述第一晶片上执行电气测试来定位所述第一缺陷区域。16.如权利要求15所述的方法，其中，测量缺陷静态随机存取存储器单元的模拟特性包括在多个缺陷静态随机存取存储器单元中选择至少一个缺陷静态随机存取存储器单元，并且测量与至少一个选定的缺陷静态随机存取存储器单元关联的模拟特性。17.如权利要求15所述的方法，进一步包括，基于识别的第一缺陷的尺寸和第一比率，来确定第一缺陷区域的起因。18.如权利要求n所述的方法，其中，确定第一缺陷区域的起因如果第一缺陷的尺寸大于第一比率，则确定第一缺陷是第一缺陷区域的起因。19.一种缺陷分析系统，包括数据库，其被配置为存储至少一个第一缺陷和至少一个关联的模拟特性；电气测试仪，其被配置为定位第一晶片中的第一缺陷区域；模拟特性测试仪，其被配置为测量第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性；和分析仪，其被配置为通过将至少一个测得的模拟特性同至少一个存储的模拟特性进行比较以对缺陷进行分析，以确定所述至少一个第一缺陷是否是所述至少一个第一缺陷区域的起因。20.如权利要求19所述的系统，进一步包括-缺陷检验仪，其被配置为通过在第二晶片上执行缺陷检验，定位第二晶片中的至少一个第二缺陷。21.如权利要求20所述的系统，其中所述电气测试仪被进一步配置为定位所述第二晶片中的第二缺陷区域，所述模拟特性测试仪被进一步配置为测量该第二缺陷区域中的至少一个第二缺陷位的至少一个模拟特性，并且所述分析仪被进一步配置为确定所述至少一个第二缺陷和所述至少一个模拟特性是否是相关的；并且如果确定所述至少一个第二缺陷和至少一个模拟特性是相关的，则将所述至少一个第二缺陷和相关的至少一个模拟特性存储在数据库中。22.如权利要求19所述的系统，其中，从所述第一缺陷区域中的多个第一缺陷位中选择所述至少一个第一缺陷位。23.如权利要求19所述的系统，其中，所述分析仪被进一步配置为通过比较所述至少一个测得的模拟特性和在所述数据库中存储的所述至少一个模拟特性，来定位与所述多个第一缺陷位中的每一个关联的第一缺陷；并且基于该定位的所述第一缺陷的尺寸和第一比率确定所述第一缺陷区域的起因。24.如权利要求23所述的系统，其中，如果该定位的所述第一缺陷的尺寸大于所述第一比率，则所述分析仪确定该第一缺陷是所述第一缺陷区域的起因。全文摘要本申请涉及用于半导体集成电路设备的缺陷分析方法和缺陷分析系统。一种缺陷分析方法，包括在数据库中存储指示缺陷的数据并且在数据库中存储对应的缺陷位的模拟特性。找到第一晶片中的第一缺陷区域，并且测量第一缺陷区域中的缺陷位的模拟特性。比较测得的模拟特性和数据库中存储的模拟特性，以定位引起第一缺陷区域的缺陷。文档编号G11C29/50GK101241770SQ20081000319公开日2008年8月13日申请日期2008年1月15日优先权日2007年1月15日发明者李钟弦申请人:三星电子株式会社