专利名称：通用存储器输入输出产生装置及方法
技术领域：
本发明是与存储器的输入输出(I/O)有关，特别地，是关于一种用以使得电子装 置的输入输出位置能够自动对应于不同存储器型式的各种存储器功能并使得这些存储器 功能可以满足不同存储器型式的不同规格要求的通用存储器输入输出产生装置及方法。
背景技术：
近年来，随着目前市面上的信息处理设备逐渐朝向实时应用的方向发展，例如多 媒体应用中的影音同步播放、影像撷取或录制等，再加上中央处理单元的规格不断提升，因 此，信息处理设备对于存储器装置的数据传输速率的要求亦愈来愈高。举例而言，由于传统的同步动态随机存取存储器(Synchronous DynamicRandom Access Memory, SDRAM)在一时脉周期内仅能于每个方波的上升缘进行一次读或写的动作， 当需要同时进行读与写时，便要等其中一个动作完成后才能继续进行下一个动作。为了解 决此一缺点，第一代双倍资料速率同步动态随机存取存储器DDR(Double Data Rate) SDRAM 可于同一时脉周期内可以分别在每个方波的上升缘及下降缘进行一次读或写的动作，亦即 其数据传输速度可为系统时脉的两倍，故DDR SDRAM的数据传输率能够达到传统SDRAM的 两倍。之后，陆续发展出来的新二代的DDR2 SDRAM以及第三代的DDR3 SDRAM提供比DDR SDRAM更高的运行效能与更低的电压，分别可将其数据传输率提升至传统SDRAM的四倍及 八倍之多，目前已逐渐取代DDR SDRAM成为市场上的主流产品。为了达到更省电及传输效率更快的功效，新一代的DDR2 SDRAM及DDR3SDRAM采用 了与传统的DDR SDRAM不同的封装方式及输入输出配置状态，并且增加了相当多的存储器 功能，举例而言，DDR2 SDRAM增加了 ODT、OCD、Posted CAS及AL等控制方式；DDR3 SDRAM 则还增加了 CWD、Reset、ZQ、SRT及PASR等功能，使得DDR3 SDRAM得以实现写入延迟、超省 电待命模式、终端电阻校准、可程序化温度控制存储器时脉及局部刷新等崭新的功能。于实际应用中，电子装置可依照其实际需求采用不同种类的SDRAM，例如相当注重 存储器数据传输速度的高阶电子装置即可搭配速度较快的DDR3 SDRAM ；至于较低阶的电子 装置由于其对于存储器数据传输速度的要求较低，故只需搭配速度较慢的DDR SDRAM即可。 然而，由于DDR SDRAM,DDR2 SDRAM及DDR3SDRAM的输入输出配置状态以及每一个输入输出 所对应的存储器功能均不尽相同，且DDR SDRAM,DDR2 SDRAM和DDR3 SDRAM皆不彼此兼容， 导致针对DDR SDRAM,DDR2 SDRAM及DDR3 SDRAM等不同的存储器规格需提供各自相对应的 设计于不同的芯片中；亦即，目前的技术仍无法使得同一个芯片的输入输出能够通用于DDR SDRAM,DDR2 SDRAM及DDR3 SDRAM等不同的存储器规格，因而造成制造成本大幅提高，不利 其于市场上的竞争力。此夕卜，由于不同的SDRAM存储器(例如DDR SDRAM,DDR2 SDRAM及DDR3SDRAM)对于 同一种存储器功能(例如data strobe, data address，clock等)均会有各自不同的电气 特性及速度等规格要求，其间的差异甚至相当的大，因此，当设计人员分别针对DDR SDRAM、 DDR2 SDRAM及DDR3 SDRAM进行设计时，为了使得不同的存储器功能能够满足不同DDR存储器各自的要求，设计人员势必要额外花费非常多的时间及精神去进行必要的电气特性及速 度等规格的调整程序，因而造成整个存储器设计流程变得十分耗时且冗长。
发明内容
因此，本发明的主要目的在于提供一种通用存储器输入输出产生装置及方法，以 解决上述问题。根据本发明一方面提供一种通用存储器输入输出产生装置。该通用存储器输入输 出产生装置包含一定义模块、一撷取模块、一产生模块及一布局模块。该定义模块用以根据 多个输入输出的一接脚配置状态定义一对照表。该对照表包含这些输入输出与多个存储器 功能之间的对应关系。该撷取模块用以自多个候选控制信息中撷取对应于该对照表的一控 制信息。这些候选控制信息是有关于这些输入输出与这些存储器功能之间的对应关系。该 产生模块用以根据该控制信息产生一硬件描述语言文件。该布局模块用以根据该硬件描述 语言文件程序化这些输入输出，使得这些输入输出各自对应于其相对应的存储器功能。根据本发明另一方面提供一种通用存储器输入输出产生方法。该通用存储器输入 输出产生方法包含下列步骤首先，根据多个输入输出的一接脚配置状态定义一对照表，该 对照表包含这些输入输出与多个存储器功能之间的对应关系；接着，自多个候选控制信息 中撷取对应于该对照表的一控制信息，这些候选控制信息是有关于这些输入输出与这些存 储器功能之间的对应关系；然后，根据该控制信息产生一硬件描述语言文件；之后，根据该 硬件描述语言文件程序化这些输入输出，使得这些输入输出各自对应于其相对应的存储器 功能。相较于先前技术，无论电子装置是采用DDR SDRAM、DDR2 SDRAM或DDR3SDRAM，根 据本发明的通用存储器输入输出产生装置及方法均能够自动地根据其输入输出配置状态 相对应地分配每一个输入输出位置所对应的存储器功能，并使得对应于不同接脚的存储器 功能均能自动地满足不同的DDR存储器各自对于其电气特性及速度等规格要求，并且同一 种存储器功能亦能够分别对应于各种输入输出封装型式中的不同输入输出位置，因此，无 论电子装置采用的是何种SDRAM存储器规格，本发明的通用存储器输入输出产生装置及方 法均能相对应地定义同一芯片中的这些通用存储器输入输出，使其适用于该种SDRAM存储 器规格。藉此，当设计人员进行芯片电路设计时，即不需针对DDR SDRAM、DDR2SDRAM及DDR3 SDRAM等不同的存储器规格提供各自相对应的设计于不同的芯片，仅需透过本发明的通用 存储器输入输出产生装置及方法针对该种存储器规格相对应地定义同一芯片中的这些通 用存储器输入输出，即可使其适用于该种存储器规格，故能大幅缩短该芯片的电路设计所 需的时间，使得该芯片的整体制造成本能够有效地降低，藉以提升其于市场上的竞争力。
关于本发明的优点与精神可以通过以下结合附图对本发明较佳实施例的详细描 述得到更清楚的了解，其中图1是绘示根据本发明的第一具体实施例的通用存储器输入输出产生装置的功 能方块图。
图2是绘示根据本发明的第二具体实施例的通用存储器输入输出产生方法的流 程图。
具体实施例方式本发明的主要目的在于提出一种通用存储器输入输出产生装置及方法。根据本发 明的第一具体实施例为一种通用存储器输入输出产生装置。请参照图1，图1是绘示该通用 存储器输入输出产生装置的功能方块图。如图1所示，通用存储器输入输出产生装置1包 含定义模块10、撷取模块12、产生模块14、数据库16、建立模块18及布局模块20。其中，定 义模块10耦接至撷取模块12 ；撷取模块12耦接至产生模块14及数据库16 ；产生模块14 耦接至布局模块20 ；建立模块18耦接至数据库16。接下来，将分别就上述通用存储器输入 输出产生装置1所包含的各模块及其功能进行介绍。于此实施例中，通用存储器输入输出产生装置1的建立模块18用以建立多个候选 控制信息并将其储存于数据库16中。实际上，这些候选控制信息可包含对应于不同的存 储器型式(例如DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等，但不以此为限)的各种存储器 功能(例如CLK、ADD及CMD等，但不以此为限)的软件以及寄存器的相关设定。于本发明 中，上述这些软件以及寄存器的相关设定用以程序化一电子装置中对应于DDR存储器功能 的多个输入输出，藉以使得这些输入输出能够各自具有其相对应的存储器功能。实际上，该 电子装置除了包含这些对应于DDR存储器功能的输入输出之外，还另外包含了对应于其它 功能的输入输出，并无一定的限制。接着，将就通用存储器输入输出产生装置1的定义模块10进行介绍。于此实施例 中，定义模块10用以根据关于这些对应于DDR存储器功能的输入输出的一接脚配置状态定 义一对照表，其中该对照表包含有这些输入输出与多个存储器功能之间的对应关系。表一
权利要求
1 一种通用存储器输入输出产生装置，包含一定义模块，用以根据多个输入输出的一接脚配置状态定义一对照表，该对照表包含 这些输入输出与多个存储器功能之间的对应关系；一撷取模块，耦接至该定义模块，用以自多个候选控制信息中撷取对应于该对照表的 一控制信息，这些候选控制信息是有关于这些输入输出与这些存储器功能之间的对应关 系；一产生模块，耦接至该撷取模块，用以根据该控制信息产生一硬件描述语言文件；以及一布局模块，用以根据该硬件描述语言文件程序化这些输入输出，使得这些输入输出 各自对应于其相对应的存储器功能。
2.根据权利要求1所述的通用存储器输入输出产生装置，其特征在于，还包含一建立模块，用以建立这些候选控制信息并将其储存于一数据库中，以供该撷取模块 进行撷取。
3.根据权利要求1所述的通用存储器输入输出产生装置，其特征在于，这些候选控制 信息包含对应于多种存储器型式的这些存储器功能的软件及寄存器的相关设定，且该软件 及该寄存器的相关设定用以程序化这些输入输出，使其各自具有相对应的存储器功能。
4.根据权利要求3所述的通用存储器输入输出产生装置，其特征在于，这些存储器型 式包含第一代双倍速率同步动态随机存取存储器、第二代双倍速率同步动态随机存取存储 器以及第三代双倍速率同步动态随机存取存储器。
5.根据权利要求3所述的通用存储器输入输出产生装置，其特征在于，这些输入输出 中的一输入输出是选择性地对应于这些存储器型式中的一第一存储器型式的一第一存储 器功能以及一第二存储器型式的一第二存储器功能，并且该第一存储器功能异于该第二存 储器功能。
6.根据权利要求5所述的通用存储器输入输出产生装置，其特征在于，该通用存储器 输入输出产生装置程序化该输入输出，致使一电子装置采用该第一存储器型式时，该输入 输出能够满足该第一存储器型式对于该第一存储器功能的一第一规格要求，当该电子装置 采用该第二存储器型式时，该输入输出能够满足该第二存储器型式对于该第二存储器功能 的一第二规格要求。
7.根据权利要求1所述的通用存储器输入输出产生装置，其特征在于，该产生模块还 根据该控制信息产生一自动布局绕线规则及一坐标信息。
8.根据权利要求7所述的通用存储器输入输出产生装置，其特征在于，该布局模块还 根据该自动布局绕线规则及该坐标信息对这些输入输出进行自动布局绕线，以产生一电路 布局。
9.根据权利要求8所述的通用存储器输入输出产生装置，其特征在于，该布局模块还 加入一锁定回路至该电路布局中。
10.一种通用存储器输入输出产生方法，包含下列步骤根据多个输入输出的一接脚配置状态定义一对照表，该对照表包含这些输入输出与多 个存储器功能之间的对应关系；自多个候选控制信息中撷取对应于该对照表的一控制信息，这些候选控制信息是有关 于这些输入输出与这些存储器功能之间的对应关系；根据该控制信息产生一硬件描述语言文件；以及根据该硬件描述语言文件程序化这些输入输出，使得这些输入输出各自对应于其相对 应的存储器功能。
11.根据权利要求10所述的通用存储器输入输出产生方法，其特征在于，还包含下列 步骤建立这些候选控制信息。
12.根据权利要求10所述的通用存储器输入输出产生方法，其特征在于，这些候选控 制信息包含对应于多种存储器型式的这些存储器功能的软件及寄存器的相关设定，用以程 序化这些输入输出，使其各自具有相对应的存储器功能。
13.根据权利要求12所述的通用存储器输入输出产生方法，其特征在于，这些存储器 型式包含第一代双倍速率同步动态随机存取存储器、第二代双倍速率同步动态随机存取存 储器以及第三代双倍速率同步动态随机存取存储器。
14.根据权利要求12所述的通用存储器输入输出产生方法，其特征在于，在该输入输 出被程序化之后，这些输入输出中的一输入输出是选择性地对应于这些存储器型式中的一 第一存储器型式的一第一存储器功能以及一第二存储器型式的一第二存储器功能，并且该 第一存储器功能异于该第二存储器功能。
15.根据权利要求14所述的通用存储器输入输出产生方法，其特征在于，当一电子装 置采用该第一存储器型式时，该输入输出能够满足该第一存储器型式对于该第一存储器功 能的一第一规格要求，当该电子装置采用该第二存储器型式时，该输入输出能够满足该第 二存储器型式对于该第二存储器功能的一第二规格要求。
16.根据权利要求10所述的通用存储器输入输出产生方法，其特征在于，还包含下列 步骤根据该控制信息产生一自动布局绕线规则及一坐标信息。
17.根据权利要求16所述的通用存储器输入输出产生方法，其特征在于，还包含下列 步骤根据该自动布局绕线规则及该坐标信息对这些输入输出进行自动布局绕线，以产生一 电路布局O
18.根据权利要求17所述的通用存储器输入输出产生方法，其特征在于，还包含下列 步骤加入一锁定回路至该电路布局中。
全文摘要
本发明是一种通用存储器输入输出产生装置及方法，该通用存储器输入输出产生装置包含一定义模块、一撷取模块、一产生模块及一布局模块。该定义模块用以根据多个输入输出的一接脚配置状态定义一对照表。该对照表包含这些输入输出与多个存储器功能之间的对应关系。该撷取模块用以自多个候选控制信息中撷取对应于该对照表的一控制信息。这些候选控制信息是有关于这些输入输出与这些存储器功能之间的对应关系。该产生模块用以根据该控制信息产生一硬件描述语言文件。该布局模块用以根据该硬件描述语言文件程序化这些输入输出，使得这些输入输出各自对应于其相对应的存储器功能。
文档编号G11C11/409GK102087874SQ20091025413
公开日2011年6月8日 申请日期2009年12月7日 优先权日2009年12月7日
发明者刘先凤, 史德立, 叶明杰, 田尔文, 陈俊嘉, 陈宥霖, 陈忠敬 申请人:晨星半导体股份有限公司, 晨星软件研发(深圳)有限公司