基于电阻的存储器电路的受控值参考信号的制作方法

专利名称：基于电阻的存储器电路的受控值参考信号的制作方法
技术领域：
本发明大体上涉及基于电阻的存储器电路的受控值参考信号。
背景技术：
技术的进步已导致更小且更强大的个人计算装置。举例来说，当前存在多种便携 式个人计算装置，包括无线计算装置，例如便携式无线电话、个人数字助理(PDA)和寻呼装 置，其体积小、重量轻且易于由用户携带。更具体来说，例如蜂窝式电话和因特网协议(IP) 电话的便携式无线电话可经由无线网络传送话音和数据包。另外，许多此类无线电话包括 并入其中的其它类型的装置。举例来说，无线电话还可包括数码相机、数字视频相机、数字 记录器和音频文件播放器。而且，此类无线电话可处理包括可用以接入因特网的软件应用 程序(例如web浏览器应用程序)的可执行指令。然而，所述便携式装置的功率消耗可快 速耗尽电池且削弱用户的体验。减小功率消耗已导致所述便携式装置内的较小的电路特征大小和操作电压。当减 小功率消耗时，特征大小和操作电压的减小还增大对制造工艺之间的变化的敏感度。当设 计使用读出放大器(其中制造者或制造工艺未知或可能经受改变)的存储器装置时，可能 难以克服所述增大的敏感度。

发明内容
由延世大学(Yonsei University) Seong-Ook Jung 教授、Jisu Kim 禾口 Jee-Hwan Song所进行的研究结合高通(Qualcomm)公司的kung H.Seung ^on的研究 已导致基于电阻的存储器电路的受控值参考信号的新颖系统和方法。在特定实施例中，揭示一种电路装置，其包括第一输入，所述第一输入经配置以接 收参考选择信号。所述电路装置还包括输出，所述输出响应于所述第一输入以选择性地将 受控值参考电压提供到耦合到基于电阻的存储器单元的读出放大器。在另一特定实施例中，揭示一种读出放大器，其包括第一输入，所述第一输入耦合 到至少一个磁阻随机存取存储器(MRAM)位单元。所述读出放大器还包括第二输入，所述第 二输入适于接收包含受控值参考电压的输入信号。在另一特定实施例中，揭示一种用于基于电阻的存储器装置的可变参考信号产生 器。所述可变参考信号产生器包括用以接收控制信号的输入和响应于所述输入的输出。所 述可变参考信号产生器还包括用以在所述输出处提供受控值参考信号以供结合所述基于 电阻的存储器装置的读出放大器来使用的逻辑。在另一特定实施例中，揭示一种磁阻随机存取存储器(MRAM)装置。所述MRAM装 置包括数据单元，所述数据单元耦合到第一负载元件以响应于存储于所述数据单元处的数 据值而产生数据信号。所述MRAM装置还包括用以产生受控值参考信号的参考单元。所述 MRAM装置包括负载产生器单元，所述负载产生器单元经耦合以将负载控制信号提供到所述 第一负载元件。所述MRAM装置进一步包括读出放大器，所述读出放大器经耦合以接收所述受控值参考信号和所述数据信号且产生指示所述数据值的输出。在另一特定实施例中，揭示一种方法，其包括在磁性随机存取存储器(MRAM)装置 处提供控制信号以调整参考信号的值。基于数据读取信号与所述参考信号的比较来确定所 述MRAM装置的位单元的值。由所揭示的实施例提供的特定优点为，可通过使用受控参考信号来改进可变电阻 存储器的操作。在审阅整个申请案后，本发明的其它方面、优点和特征将变得显而易见，整 个申请案包括以下部分


具体实施方式
和权利要求书。

图1为包括可编程参考信号的基于电阻的存储器系统的特定说明性实施例的框 图；图2为包括受控值参考信号的基于电阻的存储器的第一说明性实施例的电路图；图3为包括受控值参考信号的基于电阻的存储器的第二说明性实施例的电路图；图4为图2的基于电阻的存储器的电路特性的特定说明性实施例的图；图5为展现第一存储器单元电阻分布特性的存储器单元电阻的特定说明性实施 例的图；图6为基于图5的所述第一存储器单元电阻分布特性的存储器单元电流分布的特 定说明性实施例的图；图7为使用图5的所述第一存储器单元电阻分布特性和图6的所述存储器单元电 流分布的图4的电路特性的特定说明性实施例的图。图8为展现第二存储器单元电阻分布特性的存储器单元电阻的特定说明性实施 例的图图9为基于图8的所述第二存储器单元电阻分布特性的存储器单元电流分布的特 定说明性实施例的图；图10为使用图8的所述第二存储器单元电阻分布特性和图9的所述存储器单元 电流分布的图4的电路特性的特定说明性实施例的图；图11为操作具有受控值参考信号的基于电阻的存储器电路的方法的特定实施例 的流程图；以及图12为包括具有可编程参考信号的基于电阻的存储器电路的电子装置的特定说 明性实施例的框图。
具体实施例方式参看图1，描绘包括可编程参考信号的基于电阻的存储器系统的特定说明性实施 例，且其大体上指定为100。读出放大器102耦合到代表性基于电阻的存储器单元110和可 编程参考信号电路120。参考信号控制逻辑电路130经耦合以将参考控制信号132提供到 所述可编程参考信号电路120。通过响应于所述参考控制信号132而控制提供到所述读出 放大器102的参考电压，基于电阻的存储器系统100的总感测裕度可经改进以适应影响基 于电阻的存储器单元(例如单元110)的不同类型的工艺变化。所述代表性基于电阻的存储器单元110经配置以使用基于电阻的存储器装置来存储逻辑“1”值或逻辑“0”值。在特定实施例中，所述基于电阻的存储器单元110包括一 磁性隧道结(MTJ)装置114，所述磁性隧道结(MTJ)装置114展现对应于逻辑“0”状态的第 一电阻(RO)和对应于逻辑“1”状态的第二电阻(Rl)。与系统100的其它存储器单元(未 图示)相比，所述第一电阻RO的值和所述第二电阻Rl的值可改变，例如，归因于系统100 的制造期间的工艺变化而改变。可编程参考信号电路120包括输入124，所述输入IM经配置以接收来自参考信号 控制逻辑电路130的参考控制信号132。可编程参考信号电路120具有输出122，所述输出 122响应于所述输入124以选择性地将受控值参考电压1 提供到读出放大器102。举例 来说，可编程参考信号电路120可响应于参考控制信号132以从多个参考单元选择单一参 考单元输出来提供到读出放大器102，如将关于图2的参考选择信号216所论述。作为另一 实例，可编程参考信号电路120可响应于参考控制信号132以调整单一参考单元的输出值， 如将关于图3的控制输入386所论述。在操作期间，通过将表示输出电压的信号112提供到读出放大器102的比较电路 104而确定存储于代表性基于电阻的存储器单元110处的数据值。比较电路104将信号112 与受控值参考电压126进行比较。读出放大器106将比较结果放大以提供指示存储于所述 代表性基于电阻的存储器单元110处的数据值的输出信号106。通常，当受控值参考电压1 处于基于电阻的存储器单元110在逻辑“0”状态处 的读取电压与其在逻辑“1”状态的读取电压之间的中间处时，系统100受到的噪声和其它 环境因素影响最小，因此使单元110的感测裕度最大化。由于制造工艺的变化，所述读取电 压将在单元之间改变。然而，如将关于图5到图10所论述，可一般对所述工艺变化进行归 类，且可基于工艺变化的种类而确定参考选择信号132。结果，可基于与系统100相关联的感测裕度敏感度信息而确定参考控制信号132。 举例来说，所述感测裕度敏感度信息可基于基于电阻的存储器单元的电阻值的分布。所述 感测裕度敏感度信息可包括逐单元(cell-by-cell)信息、逐芯片(chip-by-chip)信息、多 芯片信息或基于工艺的信息。通过配置参考信号控制逻辑电路130以经由参考控制信号132来确定适当的受控 值参考电压126，系统100可在基于感测裕度敏感度信息而实质上在统计上最佳的总感测 裕度下操作。因此，可使用特定工艺在特定设施处制造系统100，且接着经特性化和编程以 基于所述特定工艺的特性化结果来提供适当的受控值参考电压126，从而改进系统100的 总感测裕度。参看图2，描绘包括受控值参考信号的基于电阻的存储器的第一说明性实施例的 电路图，且大体上指定为200。存储器200可对应于图1的系统100。存储器200包括具有 第一参考路径240和第二参考路径250的第一参考单元观2。第二参考单元284具有单一 参考路径230。存储器200还包括代表性状态“0”数据单元260和代表性状态“1”数据单 元270。通常将参考路径230、240和250和数据路径260和270指定为具有读出放大器部 分212，其将负载元件提供到存储器单元部分214以产生用于在第二读出放大器部分210处 的比较的输出信号。数据单元260和270的所述读出放大器部分212响应于参考选择信号 216以选择由所述第一参考单元282提供的第一受控值参考电压(Vout_refC)或由所述第 二参考单元观4提供的第二受控值参考电压(VoUt_refr)。在特定实施例中，所述参考选择信号216经配置以选择Vout_refC或Vout_refr以基于工艺变化而改进感测裕度。第一参考单元282的第一参考路径240包括负载装置，例如ρ沟道金属氧化物半 导体(PM0Q场效应晶体管负载Μ2。所述PMOS负载242耦合到提供所述第一受控值参考 电压Vout_refC的参考节点Ml。所述参考节点241还耦合到箝位晶体管M4。对应于基 于电阻的存储器元件的逻辑“1”状态的电阻R1246耦合到所述箝位晶体管M4。在特定实 施例中，所述基于电阻的存储器元件为磁性隧道结(MTJ)装置。存取晶体管248耦合到所 述电阻R1M6。第一参考单元282的第二参考路径250包括负载装置，例如PMOS负载252。所述 PMOS负载252耦合到所述参考节点M1，所述参考节点241又耦合到箝位晶体管254。对应 于基于电阻的存储器元件的逻辑“0”状态的电阻RO 256耦合到所述箝位晶体管254。存取 晶体管258耦合到所述电阻RO 256。第二参考单元观4的单一路径230包括负载装置，例如PMOS负载232。所述PMOS 负载232耦合到提供所述第二受控值参考电压VoUt_refr的参考节点231。所述参考节点 231还耦合到箝位晶体管233。包括串联耦合到电阻Rl 235的电阻RO 234的第一路径与 包括串联耦合到电阻Rl 237的电阻RO 236的第二路径并联地耦合到箝位晶体管233。电 阻Rl 235和电阻Rl 237耦合到存取晶体管238。电阻RO 234和236对应于处于“位0” 或逻辑“0”状态中的基于电阻的存储器元件，且电阻Rl 235和237对应于处于“位1”或逻 辑“ 1，，状态中的基于电阻的存储器元件。代表性状态“0”数据单元260包括负载装置，例如PMOS负载沈2。所述PMOS负载 262耦合到参考节点沈1，所述参考节点261又耦合到箝位晶体管沈4。将具有逻辑“0”状 态的基于电阻的存储器元件表示为电阻RO沈6，所述电阻RO 266耦合到所述箝位晶体管 264。存取晶体管268耦合到所述电阻RO 2660代表性状态“1”数据单元270包括负载装置，例如PMOS负载272。所述PMOS负载 272耦合到参考节点271，所述参考节点271又耦合到箝位晶体管274。将具有逻辑“1”状 态的基于电阻的存储器元件表示为电阻Rl 276，所述电阻Rl 276耦合到所述箝位晶体管 274。存取晶体管278耦合到所述电阻Rl 276。通常，路径230、M0、250、260和270中的每一者的对应组件具有类似配置且以实 质上类似的方式操作。箝位晶体管233、M4、254、264和274中的每一者用以基于共同栅 极电压Vclamp而限制穿过相应路径230、M0、250、260和270的电流和电压。存取晶体管 238,248和258中的每一者基于共同栅极电压Vrwl选择性地允许电流流过相应路径230、 240和250。存取晶体管268和278中的每一者基于另一共同栅极电压Vwl选择性地允许 电流流过相应路径260和270。第一参考单元282的每一 PMOS负载装置242和252具有耦合到参考节点241的栅 极端子。第二参考单元284的PMOS负载装置232具有耦合到参考节点231的栅极端子。例 如多路复用器218的可编程选择电路具有耦合到参考节点241以接收第一受控值参考电压 Vout_refc的第一输入，和耦合到参考节点231以接收第二受控值参考电压Vout_refr的第 二输入。多路复用器216响应于参考选择信号216以将作为参考电压Vout_ref的Vout_ refc或Vout_refr分别提供到数据单元260和270的PMOS负载装置262和272的栅极端 子。
第二读出放大器部分210包括读出放大器装置四4，所述读出放大器装置四4经耦 合以接收对应于针对数据读取操作而选择的数据单元的电压(例如在代表性状态“0”数据 单元沈0的节点261处的电压VOUt_data0或在代表性状态“1”数据单元270的节点271 处的电压V0ut_datal)的数据信号VoUt_data。读出放大器装置294还经耦合以接收由多 路复用器218提供的参考电压Vout_ref。读出放大器装置294响应于数据信号VoUt_data 与参考信号Vout_ref的比较而产生输出四6。在操作期间，第一参考单元282和第二参考单元观4中的每一者根据特定单元配 置而分别产生相异参考电压Vout_refC和Vout_refr。第一参考单元282经配置以根据电 流平均值参考方案而产生参考电压，其中所述电流平均值由下式给出其中Rw为存取晶体管248或258的电阻。第二参考单元284经配置以根据电阻 平均值参考方案而产生参考电压，其中所述电阻平均值由下式给出Rref 使得穿过第二参考单元观4的电流Iref'由下式给出
T <=^BLref'_y _1_
ref~(Rl+R0)/2 + Rm~ BLref (R1 + Ro)/2 + RONIref-Ire/=VBL
>0通常，可展示，当VBLref = VBLref, = Vbl时，Iref 大于 Iref'如参看图1所论述，由于工艺变化，输出电压Vout_data可在单元之间改变。然而， 如将关于图5到图10所论述，可大体上对所述工艺变化进行归类，且可基于工艺变化的种 类而确定参考选择信号216。举例来说，可基于基于存储器的单元的电阻值的分布而在存储 器200的寄存器、锁存器或其它数据存储装置处设定参考选择信号216。可基于逐单元信 息、逐芯片信息、多芯片信息或基于工艺的信息来设定参考选择信号216。参看图3，描绘包括受控值参考信号的基于电阻的存储器的第二说明性实施例的 电路图，且大体上指定为300。存储器300可对应于图1的系统100。存储器300包括具有 第一产生器路径320和第二产生器路径330的栅极电压产生器380。参考单元382具有第 一参考路径340和第二参考路径350。存储器300还包括代表性状态“0”数据单元360和 代表性状态“1”数据单元370。通常将产生器路径320和330、参考路径340和350，以及数据路径360和370指定为具有读出放大器部分312，其将负载元件提供到存储器单元部 分314以产生用于在第二读出放大器部分310处的比较的输出信号。在特定实施例中，参 考单元382为磁阻随机存取存储器(MRAM)参考单元，其经配置以响应于控制输入386而调 整受控值参考电压(Vref)，从而基于工艺变化而改进感测裕度。参考单元382的第一参考路径340包括负载装置，例如ρ沟道金属氧化物半导体 (PMOS)场效应晶体管负载342。所述PMOS负载342耦合到提供所述受控值参考电压Vout_ Vref的参考节点341。所述参考节点341还耦合到箝位晶体管344。对应于基于电阻的存 储器元件的逻辑“1”状态的电阻Rl 346耦合到所述箝位晶体管344。在特定实施例中，所 述基于电阻的存储器元件为磁性隧道结(MTJ)装置。存取晶体管348耦合到所述电阻Rl 346。参考单元382的第二参考路径350包括负载装置，例如PMOS负载352。所述PMOS 负载352耦合到所述参考节点341，所述参考节点341又耦合到箝位晶体管354。对应于基 于电阻的存储器元件的逻辑“0”状态的电阻RO 356耦合到所述箝位晶体管354。存取晶体 管358耦合到所述电阻RO 356。栅极电压产生器380的第一路径320包括负载装置，例如PMOS负载322。所述PMOS 负载322耦合到节点331，所述节点331还耦合到箝位晶体管324。将具有逻辑“1”状态的 基于电阻的存储器元件表示为电阻Rl 326，所述电阻Rl 3 耦合到所述箝位晶体管324。 存取晶体管3 耦合到所述电阻Rl 326。栅极电压产生器380的第二路径330包括负载装置，例如PMOS负载332。所述PMOS 负载332耦合到节点331，所述节点331还耦合到箝位晶体管334。将具有逻辑“0”状态的 基于电阻的存储器元件表示为电阻RO 336，所述电阻RO 336耦合到所述箝位晶体管334。 存取晶体管338耦合到所述电阻RO 336。代表性状态“0”数据单元360包括负载装置，例如PMOS负载362。所述PMOS负载 362耦合到参考节点361，所述参考节点361又耦合到箝位晶体管364。将具有逻辑“0”状 态的基于电阻的存储器元件表示为电阻RO 366，所述电阻RO 366耦合到所述箝位晶体管 364。存取晶体管368耦合到所述电阻RO 366。代表性状态“1”数据单元370包括负载装置，例如PMOS负载372。所述PMOS负载 372耦合到参考节点371，所述参考节点371又耦合到箝位晶体管374。将具有逻辑“1”状 态的基于电阻的存储器元件表示为电阻Rl 376，所述电阻Rl 376耦合到所述箝位晶体管 374。存取晶体管378耦合到所述电阻Rl 376。在特定实施例中，数据单元360和370为 MRAM位单元，例如包括磁性隧道结(MTJ)装置的自旋力矩转移MRAM(STT-MRAM)位单元。通常，路径320、330、；340、；350、360和370中的每一者的对应组件具有类似配置且 以实质上类似的方式操作。每一 PMOS负载装置322、332、342、352、362和372具有栅极端 子，所述栅极端子耦合到参考节点331以接收共同负载控制信号。数据单元的存取晶体管 368和379中的每一者基于第一共同栅极电压Nwl而选择性地允许电流流过相应路径360 和370。参考单元382与栅极电压产生器380的存取晶体管328、338、348和358中的每一 者基于第二共同栅极电压Vrwl而选择性地允许电流流过相应路径320、330、340和350。箝位晶体管324、334、344、354、364和374中的每一者用以限制穿过相应路径320、 330、340、350、360和370的电流和电压。栅极电压产生器380的箝位晶体管3 和334以及数据单元360和370的箝位晶体管364和374各自具有栅极端子，所述栅极端子耦合到 以第一栅极电压Vclampl偏置的节点384。参考单元382的每一箝位晶体管344和3M具 有栅极端子，所述栅极端子经耦合以经由控制输入386来接收第二栅极电压Vclamp2。在特 定实施例中，Vclamp2独立于Vclampl。第二读出放大器部分310包括读出放大器装置394，读出放大器装置394具有第一 输入390，所述第一输入390经耦合以接收来自选定数据单元的数据信号Vd，例如状态“0” 数据单元360的节点361处的VdO或状态“1”数据单元370的节点371处的Vdl。读出放 大器装置394具有第二输入392，所述第二输入392经耦合以接收来自参考节点341的受控 值参考电压Vref。读出放大器装置394响应于数据信号Vd与参考信号Vref的比较而产生 输出396。受控值参考电压Vref是可编程的以增强存储器300的感测裕度。虽然参考单元 382具有图2的第一参考单元观2的电流平均值参考配置，但通过改变箝位晶体管344和 3M处的栅极电压Vclamp2，可将穿过参考单元382的电流Iref设定为与图2的第二参考 单元观4的电阻平均值参考方案的电流Iref' —样低。通过使用单独的栅极电压产生器 380将共同栅极电压提供到PMOS负载322、332、342、352、362和372，可改变穿过参考单元 382的电流Iref而不改变分别穿过数据单元360和370的电流IO和II。因此，栅极电压 产生器380和参考单元382使得能够在实质上从电流平均值参考方案参考值延伸到电阻平 均值参考方案参考值的值的连续范围内编程Vref。与图2的存储器200(其将参考信号选 择限于电流平均值参考方案或电阻平均值参考方案)相比，存储器300的连续参考信号选 择使得能够进行更准确的感测裕度调整。Vclamp2的值可经由逻辑电路(未图示)来确定，经由寄存器接口来接收，或在 存储器300的寄存器、锁存器或其它数据存储装置处基于所述基于存储器的单元的电阻 值的分布来设定。可基于逐单元信息、逐芯片信息、多芯片信息或基于工艺的信息来设定 Vclamp2 的值。虽然将图2和图3的参考信号和数据信号描绘且描述为电压电平，但在其它实施 例中，参考信号和数据信号可基于电流电平而非电压电平。另外，作为基于电阻的存储器系 统的说明性、非限制性实例，可将图2或图3中所描绘的系统实施为磁阻随机存取存储器 (MRAM)、相变随机存取存储器(PRAM)或自旋力矩转移MRAM (STT-MRAM)。参看图4，描绘基于电阻的存储器的电路特性的特定说明性实施例，且大体上指定 为400。第一操作点402说明对应于在具有电阻Rmtj ci的磁性隧道结(MTJ)基于电阻的存储 器元件处所存储的逻辑“0”值的电流Itl,例如图2的状态“0”数据单元沈0中的电流IO和 电阻RO沈6，或图3的状态“0”数据单元360中的电流IO和电阻RO 366。类似地，第二操 作点404说明对应于在具有电阻Rmtt i的磁性隧道结(MTJ)基于电阻的存储器元件处所存 储的逻辑“ 1”值的电流I1，例如图2的状态“ 1 ”数据单元270中的电流11和电阻Rl 276， 或图3的状态“ 1 ”数据单元370中的电流11和电阻Rl 376。电流I,ef410对应于穿过具有电流平均值参考方案的参考单元(例如图2的第一参 考单元观幻的电流。电流412对应于穿过具有电阻平均值参考方案的参考单元(例 如图2的第二参考单元观4)的电流。如将相对于图5到图7和图8到图10而演示，电流 Iref410或电流Iref, 412的选择可基于操作点402和404的差异或分布。
参看图5，其描绘展现第一存储器单元电阻分布特性的存储器单元电阻的特定说 明性实施例，且大体上指定为500。图5大体上表示磁性隧道结(MTJ)装置的电阻值的直 方图，其展示对应于“0”状态Rmot的第一分布502和对应于“1”状态Rmtti的第二分布504。 如所说明，所述第一分布502与所述第二分布504大致相等。具体来说，第一分布502的标 准偏差大致等于第二分布504的标准偏差，或σ (Rmtjo) ^ σ (Rmtji)。参看图6，其描绘基于图5的第一存储器单元电阻分布特性的存储器单元电流分 布的特定说明性实施例，且大体上指定为600。图6大体上表示电流值的直方图，其具有对 应于穿过图2的数据单元260或图3的数据单元360的状态“0”电流Itl的第一分布602， 其中电阻RO 266或366由图5的第一分布502的电阻值给出。第二分布604对应于穿过 图2的数据单元270或图3的数据单元370的状态“1”电流I1，其中电阻Rl 276或376由 图5的第二分布504的电阻值给出。参看图7，其描绘使用图5的第一存储器单元电阻分布特性和图6的存储器单元 电流分布的图4的电路特性的特定说明性实施例，且大体上指定为700。第一分布IJ02说 明图5的状态“0”电阻分布Rmto502和图6的电流分布1^02的电阻-电流特性。第一分 布IJ02具有对应于电阻分布Rmot502和电流分布1^02的平均值的平均值704。第二分布 IJ06说明图5的状态“1”电阻分布RTO1504和图6的电流分布“604的电阻-电流特性。 第二分布IJ06具有对应于电阻分布RMU1504和电流分布L604的平均值的平均值708。参考电流Iref 710对应于穿过图2的使用电流平均值参考方案的第一参考单元 观2的电流Iref。第二参考电流I,ef, 712对应于穿过图2的使用电阻平均值参考方案的第 二参考单元观4的电流Iref'。Itl分布702在比I1分布704大的电流值范围上分布，且因 此，具有与Iq平均值704相比更接近I1平均值708的值的第二参考电流Iref, 712比第一参 考电流I&710提供更大的总感测裕度。参看图8，描绘展现第二存储器单元电阻分布特性的存储器单元电阻的特定说明 性实施例，且大体上指定为800。图8大体上表示磁性隧道结(MTJ)装置的电阻值的直方 图，其展示对应于“0”状态Rmto的第一分布802和对应于“1”状态Rmtti的第二分布804。 如所说明，所述第一分布802比所述第二分布804高且窄。具体来说，除以第一分布802的 平均值的第一分布802的标准偏差大致等于除以第二分布804的平均值的第二分布804的 标准偏差σ /μ (Rmtjo) ^ σ /μ (Rmtji)。参看图9，描绘基于图8的第二存储器单元电阻分布特性的存储器单元电流分布 的特定说明性实施例，且大体上指定为900。图9大体上表示电流值的直方图，其具有对应 于穿过图2的数据单元260或图3的数据单元360的状态“0”电流Itl的第一分布902，其 中电阻RO 266或366由图8的第一分布802的电阻值给出。第二分布904对应于穿过图 2的数据单元270或图3的数据单元370的状态“1”电流I1，其中电阻Rl 276或376由图 8的第二分布804的电阻值给出。参看图10，描绘使用图8的第二存储器单元电阻分布特性和图9的存储器单元电 流分布的图4的电路特性的特定说明性实施例，且大体上指定为1000。第一分布IJ002说 明图8的状态“0”电阻分布Rmto802和图9的电流分布1^02的电阻-电流特性。第一分布101002具有对应于电阻分布Rmot802和电流分布1^02的平均值的平均值1004。第二分布 I1IOOe说明图8的状态“1”电阻分布RTO1804和图9的电流分布L904的电阻-电流特性。 第二分布I1IOOe具有对应于电阻分布RMU1804和电流分布^904的平均值的平均值1008。参考电流Iref 1010对应于穿过图2的使用电流平均值参考方案的第一参考单元 观2的电流Iref。第二参考电流Iref, 1012对应于穿过图2的使用电阻平均值参考方案的 第二参考单元观4的电流Iref'。与图7相比，I1分布1004在比I。分布1002大的电流值 范围上分布，且因此，具有与I1平均值1008相比更接近Itl平均值1004的值的第一参考电 流Iref 1010比第二参考电流Iref, 1012提供更大的总感测裕度。一般来说，图5到图10说明对于导致工艺变化(其中σ (Rmot) ^ σ (Rmtji))的制 造工艺来说，电阻平均值参考方案通常可比电流平均值参考方案提供更佳的感测裕度。对 于导致工艺变化(其中σ/μ (Rmtjo) ^ σ/μ (Rmtji))的制造工艺来说，电流平均值参考方 案通常可比电阻平均值参考方案提供更佳的感测裕度。因此，一旦将工艺变化特性化，则具 有受控值参考信号的存储器电路(例如图1到图3中所描绘)可经编程以使用适用于所述 类型的工艺变化的一个或一个以上参考信号来通过增大感测裕度而改进系统性能。参看图11，描绘操作具有受控值参考信号的基于电阻的存储器电路的方法的 特定实施例的流程图，且大体上指定为1100。作为说明性实例，所述基于电阻的存储器 电路可包括磁阻随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、自旋力矩转移 MRAM(STT-MRAM)，或其它基于电阻的存储器装置。在说明性实施例中，可以图1到图3的系 统中的任一者来执行方法1100。在1102处，在磁性随机存取存储器(MRAM)装置处提供控制信号以调整参考信号 的值，其中基于数据读取信号与所述参考信号的比较来确定所述MRAM装置的位单元的值。 在特定实施例中，通过观察MRAM装置的工艺变化并经由寄存器接口设定一个或一个以上 值来确定所述控制信号。继续到1104，在MRAM装置的所述位单元处选择读取操作。进行到 1106，接收读出放大器的输出。所述输出指示所述位单元的值。在特定实施例中，将所述控制信号提供到选择逻辑以将第一参考单元的第一输出 或第二参考单元的第二输出提供到读出放大器。举例来说，所述控制信号可包括参考选择 信号216，其在多路复用器218处被接收以选择图2的Vout_refC或Vout_refr。在另一特定实施例中，将所述控制信号(例如在图3的控制输入386处的信号 Vclamp2)提供到参考单元的箝位晶体管的控制端子。ρ沟道金属氧化物半导体(PMOS)场 效应晶体管负载可由负载产生单元(例如图3的栅极电压产生器380)的负载控制输出来 控制，所述负载控制输出独立于所述控制信号。所述控制信号可经确定以为MRAM装置提供改进的感测裕度。举例来说，在工艺变 化展现类似于图5的电阻分布特性的情况下，所述控制信号可调整参考信号以对应于电阻 平均值参考单元的选择。在工艺变化展现类似于图8的电阻分布特性的情况下，所述控制 信号可调整所述参考信号以对应于电流平均值参考单元的选择。参看图12，描绘包括具有可编程参考信号的基于电阻的存储器电路的电子装置 的特定说明性实施例的框图，且大体上指定为1200。装置1200包括例如数字信号处理器 (DSP) 1210的处理器，其耦合到存储器1232且还耦合到具有可编程参考信号的基于电阻的 存储器电路1264。在说明性实例中，所述具有可编程参考信号的基于电阻的存储器电路1264包括图1到图3的系统中的任一者且可根据图11的方法来操作。在特定实施例中，所 述具有可编程参考信号的基于电阻的存储器电路1264包括自旋力矩转移磁阻随机存取存 储器(STT-MRAM)存储器装置。图12还展示耦合到数字信号处理器1210和显示器12 的显示控制器12沈。编 码器/解码器(CODEC) 1234也可耦合到数字信号处理器1210。扬声器1236和麦克风1238 可耦合到CODEC 1234。图12还指示无线控制器1240可耦合到数字信号处理器1210和无线天线 1242。在特定实施例中，DSP 1210、显示控制器12 、存储器1232、CODEC 1234、无线 控制器1240和具有可编程参考信号的基于电阻的存储器电路1264包括于系统级封装 (system-in-package)或芯片上系统装置1222中。在特定实施例中，输入装置1230和电源 1244耦合到芯片上系统装置1222。此外，在特定实施例中，如图12中所说明，显示器12观、 输入装置1230、扬声器1236、麦克风1238、无线天线1242和电源1244处于芯片上系统装置 1222外部。然而，每一者可耦合到芯片上系统装置1222的组件，例如接口或控制器。结合所揭示的系统和方法，可提供用于基于电阻的存储器装置的可变参考信号产 生器以基于所述基于电阻的存储器装置的所观察的工艺变化的特性来改进感测裕度。所述 可变参考信号产生器具有输入以接收控制信号，例如图2的参考选择信号216或图3的控 制输入386处的Vclamp2信号。所述可变参考信号产生器具有响应于所述输入的输出和用 以在所述输出处提供受控值参考信号以供结合所述基于电阻的存储器装置的读出放大器 来使用的逻辑。举例来说，所述用以提供受控值参考信号的逻辑可包括图2的多路复用器 218。所述可变参考信号产生器可包括用于存储数据值的第一存储器装置、用于提供电 阻性负载的第一负载装置，和用于控制第一电流的第一箝位装置，其中所述第一箝位装置 耦合到所述输入以控制所述受控值参考信号的值。举例来说，所述第一存储器装置可包括 图1的MTJ装置114、图2的电阻266和276，以及图3的电阻366和376。第一负载装置的 实例包括图2的数据单元260和270的读出放大器部分212，以及图3的数据单元360和 370的读出放大器部分312。第一箝位装置的实例包括箝位装置和电路，例如图2的箝位晶 体管246和274，以及图3的箝位晶体管364和374。第一负载装置可经耦合以接收来自例如图3的栅极电压产生器380的负载产生器 单元的负载控制信号。所述负载产生器单元可包括用于存储数据值的第二存储器装置、用 于提供电阻性负载的第二负载装置，以及用于控制第二电流的第二箝位装置。第二存储器 装置的实例包括图3的电阻3 和336。第二负载装置的实例包括图3的栅极电压产生器 380的读出放大器部分312，其包括例如PMOS负载322和332的负载装置。第二箝位装置 可包括箝位装置和电路，例如图3的箝位晶体管3 和334。所属领域的技术人员将进一步了解，结合本文中所揭示的实施例而描述的各种说 明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为 了清楚地说明硬件与软件的此可互换性，上文已大体上就其功能性描述了各种说明性组 件、块、配置、模块、电路和步骤。将此功能性实施为硬件还是软件视特定应用和强加于整个 系统的设计约束而定。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能 性，但不应将此类实施方案决策解释为导致偏离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、以由处理 器执行的软件模块或以所述两者的组合体现。软件模块可驻留于随机存取存储器(RAM)、 快闪存储器、只读存储器(ROM)、可编程只读存储器(PR0M)、可擦除可编程只读存储器 (EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸磁盘、压缩光盘只读 存储器(CD-ROM)，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合 到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存 储媒体可与处理器成一体。处理器和存储媒体可驻留于专用集成电路(ASIC)中。ASIC可 驻留于计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件而驻留 于计算装置或用户终端中。提供所揭示的实施例的先前描述以使所属领域的技术人员能够制作或使用所揭 示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且本文所界定的 原理可应用到其它实施例而不偏离本发明的范围。因此，本发明无意限于本文中所展示的 实施例，而将赋予其与如由所附权利要求书界定的原理和新颖特征一致的可能的最广范围。
权利要求
1.一种电路装置，其包含第一输入，其经配置以接收参考控制信号；以及输出，其响应于所述第一输入以选择性地将受控值参考电压提供到耦合到基于电阻的 存储器单元的读出放大器。
2.根据权利要求1所述的电路装置，其中所述基于电阻的存储器单元包括磁性隧道结 (MTJ)装置。
3.根据权利要求1所述的电路装置，其中所述参考控制信号是基于感测裕度敏感度信 息而选择的。
4.根据权利要求3所述的电路装置，其中所述感测裕度敏感度信息包括逐单元信息、 逐芯片信息、多芯片信息或基于工艺的信息。
5.根据权利要求1所述的电路装置，其进一步包含第一参考电流路径，其用以提供第一受控值参考电压；以及第二参考电流路径，其用以提供第二受控值参考电压。
6.根据权利要求5所述的电路装置，其中所述第一参考电流路径包括处于位0状态中 的第一参考基于电阻的存储器元件，所述第一参考基于电阻的存储器元件串联耦合到处于 位1状态中的第二参考基于电阻的存储器元件。
7.根据权利要求6所述的电路装置，其中所述第二参考路径包括处于所述位0状态中 的第三参考基于电阻的存储器元件，所述第三参考基于电阻的存储器元件与处于所述位1 状态中的第四参考基于电阻的存储器元件并联耦合。
8.一种读出放大器，其包含第一输入，其耦合到至少一个磁阻随机存取存储器(MRAM)位单元；以及第二输入，其适于接收包含受控值参考电压的输入信号。
9.根据权利要求8所述的读出放大器，其中所述受控值参考电压是可编程的。
10.根据权利要求9所述的读出放大器，其中所述受控值参考电压是由MRAM参考单元 提供，所述MRAM参考单元经配置以响应于控制输入而调整所述受控值参考电压。
11.根据权利要求10所述的读出放大器，其中所述控制输入耦合到所述MRAM参考单元 的第一电流箝位装置的控制端子。
12.根据权利要求11所述的读出放大器，其中所述MRAM参考单元包括第一负载电路且 其中所述MRAM位单元包括第二负载电路，且其中所述第一负载电路和所述第二负载电路 接收来自MRAM负载产生器单元的负载控制信号。
13.根据权利要求12所述的读出放大器，其中所述MRAM位单元包括第二电流箝位装置 且其中所述MRAM负载产生器单元包括第三电流箝位装置，且其中所述第二电流箝位装置 和所述第三电流箝位装置是由箝位控制信号控制，所述箝位控制信号独立于所述第一电流 箝位装置的所述控制输入。
14.一种用于基于电阻的存储器装置的可变参考信号产生器，所述可变参考信号产生 器包含输入，其用以接收控制信号；输出，其响应于所述输入；以及逻辑，其用以在所述输出处提供受控值参考信号以供结合所述基于电阻的存储器装置的读出放大器来使用。
15.根据权利要求14所述的信号产生器，其进一步包含参考单元，所述参考单元包括 第一存储器装置，其用于存储数据值；第一负载装置，其用于提供电阻性负载；以及 第一箝位装置，其用于控制第一电流，其中所述第一箝位装置耦合到所述输入以控制所述受控值参考信号的值。
16.根据权利要求15所述的信号产生器，其中所述第一负载装置经耦合以接收来自负 载产生器单元的负载控制信号。
17.根据权利要求16所述的信号产生器，其中所述负载产生器单元包括 第二存储器装置，其用于存储数据值；第二负载装置，其用于提供电阻性负载；以及 第二箝位装置，其用于控制第二电流。
18.一种磁阻随机存取存储器(MRAM)装置，其包含数据单元，其耦合到第一负载元件以响应于存储于所述数据单元处的数据值而产生数 据信号；参考单元，其用以产生受控值参考信号；负载产生器单元，其经耦合以将负载控制信号提供到所述第一负载元件；以及 读出放大器，其经耦合以接收所述受控值参考信号和所述数据信号且产生指示所述数 据值的输出。
19.根据权利要求18所述的MRAM装置，其中所述受控值参考信号包括参考电流或参考 电压。
20.根据权利要求18所述的MRAM装置，其中所述受控值参考信号响应于在所述参考单 元处接收的控制输入。
21.根据权利要求20所述的MRAM装置，其中所述控制输入在所述参考单元的电流箝位 装置的控制端子处被接收。
22.一种方法，其包含在磁性随机存取存储器(MRAM)装置处提供控制信号以调整参考信号的值，其中基于 数据读取信号与所述参考信号的比较来确定所述MRAM装置的位单元的值。
23.根据权利要求22所述的方法，其中将所述控制信号提供到选择逻辑以将第一参考 单元的第一输出或第二参考单元的第二输出提供到读出放大器。
24.根据权利要求22所述的方法，其中将所述控制信号提供到参考单元的箝位晶体 管的控制端子，且其中由负载产生单元的负载控制输出来控制P沟道金属氧化物半导体 (PMOS)场效应晶体管负载，所述负载控制输出独立于所述控制信号。
25.根据权利要求22所述的方法，其进一步包含 在所述MRAM装置的所述位单元处选择读取操作；以及 接收读出放大器的输出，所述输出指示所述位单元的所述值。
全文摘要
本发明揭示基于电阻的存储器电路的受控值参考信号的系统和方法。在特定实施例中，揭示一种电路装置，其包括第一输入，所述第一输入经配置以接收参考控制信号。所述电路装置还包括输出，所述输出响应于所述第一输入以选择性地将受控值参考电压提供到耦合到基于电阻的存储器单元的读出放大器。
文档编号G11C11/16GK102077291SQ200980124863
公开日2011年5月25日 申请日期2009年6月23日 优先权日2008年6月30日
发明者升·H·康, 宋哲焕, 杨赛森, 金吉苏, 金圣克 申请人:高通股份有限公司