专利名称：应用于fpga的通用位元电路及编程方法
技术领域：
本发明属于芯片 设计领域，尤其涉及应用于反熔丝/熔丝FPGA(现场可编程门阵列)的位元(BITCELL)电路设计。
背景技术：
FPGA是一类高集成度的可编程逻辑器件，起源于美国的Xilinx公司，该公司于 1985年推出了世界上第一块FPGA芯片。目前，FPGA的硬件体系结构和软件开发工具都在不断的完善，日趋成熟，成为一种颇具吸引力的高性价比ASIC替代方案。从编程技术方面分类，市场上主要有3种FPGA器件反熔丝/熔丝型FPGA，基于SRAM的FPGA器件，基于 Flash的FPGA。其中反熔丝型FPGA具有高抗干扰性和抗辐照性能，适合于要求高可靠性、 高保密性的定型产品，如在空间或核环境使用。FPGA的位元(BITCELL)电路指的是FPGA中将SRAM、Flash、反熔丝/熔丝等单个存储单元转为恒定输出的控制FPGA中各个电路节点状态(开/关或高/低逻辑)的电路结构，该位元电路结构受多种因素影响，其最重要的存储单元特性和FPGA基本逻辑块类型。目前，反熔丝结构主要有美国ACTEL公司拥有知识产权的MTM、美国QUICKL0GIC公司拥有知识产权的ONO等传统结构。近年来，利用MOS管栅氧击穿原理的反熔丝(主要知识产权拥有者美国KIL0PASS公司)也被广泛应用；熔丝结构主要有金属和多晶熔丝。由于这些反熔丝/熔丝结构各异，因此其特性也有很大差别，对FPGA位元电路而言，反熔丝/ 熔丝击穿/熔断后的电阻是主要关心的参数。反熔丝击穿前电阻一般在GQ级，而MTM结构反熔丝击穿后的电阻阻值范围为几十Ω到200 Ω ；ONO结构反熔丝击穿后阻值在几百Ω 至1ΚΩ之间；MOS栅氧型反熔丝击穿后的电阻阻值较大，且分布十分分散，一般在几百Ω 至几十ΚΩ之间；金属熔丝熔断前电阻很小，还不到1Ω，多晶熔丝熔断前一般为几十Ω到几百Ω，而熔丝熔断后，电阻为无穷大。目前，FPGA的基本逻辑块又分为基于选择器的LE 结构(LOGIC ELEMENT, Actel公司的ACT系列)和基于查找表的CLB结构(可配置逻辑块， Xilnx 公司，Siliconblue 公司)。由于存储单元特性和FPGA基本逻辑块类型的差异，因此位元电路结构种类很多， 需要选取不同的匹配结构，在设计及生产环节耗费了非常高的成本。
发明内容
本发明所要解决的技术问题是，提出一种通用的位元电路结构，该结构可适用于所有的反熔丝/熔丝类型，与其特性无关；并且该结构可适用于所有的FPGA基本逻辑块类型，与其结构无关。本发明解决所述技术问题采用的技术方案是，应用于FPGA的通用位元电路，其特征在于，包括设置于编程高电平端和第一开关器件的输入端之间的第一可编程器件，所述第一可编程器件为反熔丝器件或熔丝器件；
设置于编程低电平端和第一开关器件的输入端之间的第二可编程器件，所述第二可编程器件为反熔丝器件或熔丝器件；具有第一控制端的第一开关器件，其输出端接地；第一开关器件的输入端连接位元电路输出端。 进一步的，还包括具有第二控制端的第二开关器件，第二开关器件的输入端连接第一开关器件的输入端，第二开关器件的输出端连接位元电路输出端。所述第一开关器件为NMOS管，第二开关器件为NMOS管。本发明还提出一种应用于FPGA的通用位元电路编程方法，其特征在于，包括下述步骤1)将位元电路输出端接地，所述位元电路输出端和编程高电平端之间设置有第一可编程器件，位元电路输出端和编程低电平端之间设置有第二可编程器件，所述第一可编程器件和第二可编程器件为反熔丝器件；2)如需实现输出高电压，则从编程高电平端输入编程高压，将第一可编程器件击穿为电阻状态，第二可编程器件保持为电容状态，或者，如需实现输出低电压，从编程低电平端输入编程高压，将第二可编程器件击穿为电阻状态，第一可编程器件保持为电容状态；3)切断位元电路输出端与地电平之间的连接。所述步骤2)中，将第一可编程器件或第二可编程器件保持为电容状态系通过输入半编程高压实现。第二种应用于FPGA的通用位元电路编程方法包括下述步骤1)将位元电路输出端接地，所述位元电路输出端和编程高电平端之间设置有第一可编程器件，位元电路输出端和编程低电平端之间设置有第二可编程器件，所述第一可编程器件和第二可编程器件为反熔丝器件； 所述第一可编程器件和第二可编程器件为熔丝器件；2)如需实现输出低电压，则从编程高电平端输入编程高压，将第一可编程器件熔断，第二可编程器件保持为导通状态，或者，如需实现输出高电压，从编程低电平端输入编程高压，将第二可编程器件熔断，第一可编程器件保持为导通状态；3)切断位元电路输出端与地电平之间的连接。将第一可编程器件或第二可编程器件保持导通状态系通过输入半编程高压实现。本发明的反熔丝/熔丝位元电路可以通过直接输出高低电平或输出高低电平控制传输管的开/关从而决定FPGA的电路节点状态，可用于但不限于基于选择器逻辑模块的 FPGA和基于查找表逻辑模块的FPGA，具有出色的通用性。
图1为本发明所述的反熔丝/熔丝位元电路的电路图。其中，a为反熔丝器件，b 为熔丝器件。图2为本发明所述的反熔丝位元电路存储1或0的示意图。其中，a为存储1的状态，b为存储0的状态。
图3为本发明所述的熔丝位元电路存储1或0的示意图。其中，a为存储0的状态，b为存储1的状态。图4为本发明所述的用于基于逻辑模块的反熔丝/熔丝FPGA中的反熔丝/熔丝位元电路。图5为Actel公司FPGA中采用的逻辑模块(ACT1系列LB)，也是本发明所述的基于逻辑模块的反熔丝/熔丝型FPGA所用的逻辑模块电路图。图6为本发明所述的基于逻辑模块的反熔丝/熔丝FPGA的部分电路图。图7为本发明所述的基于查找表的FPGA所用的CLB模块电路图。图8为本发明所述的基于查找表的反熔丝/熔丝FPGA的部分电路图。图9为图4电路实现非逻辑时LB模块端口信号示意图和所需编程的反熔丝/熔丝示意图。
具体实施例方式本发明提出的应用于FPGA的通用位元电路可输出恒定的独立的高/低电平，对应逻辑1/0，控制FPGA中各个电路节点状态(开/关或高/低逻辑)。本发明提出的通用位元电路结构包括2个反熔丝/熔丝器件，1个选择NMOS管， 即第一开关器件，一个阻挡NMOS管，即第二开关器件。第一个反熔丝/熔丝器件的端口 1接编程电压或者电源电压，端口 2接选择NMOS管漏极，选择NMOS管源极接地，选择NMOS管栅极为控制端；第二个反熔丝/熔丝器件的端口 1接编程电压或地，端口 2与第一个反熔丝/ 熔丝的端口 2连接在一起；阻挡NMOS管源极与选择NMOS管漏极相连，阻挡NMOS管栅极加使能信号，阻挡NMOS管漏极为位元电路输出端。如图1所示，图Ia中Cl、C2对应于前述的2个反熔丝，HVNl对应于前述的选择 NMOS管，HVN2对应于前述的阻挡NMOS管，PRG_S对应于前述的选择NMOS管的栅极控制， PRG_0EN对应于前述的阻挡NMOS管的栅极控制，PRG_VDD、PRG_GND分别对应于前述的第一个反熔丝和第二个反熔丝的端口 1，OUT对应于前述的阻挡NMOS管漏极输出。图Ib中Rl、R2对应于前述的2个熔丝，HVW对应于前述的选择匪OS管，HVN2对应于前述的阻挡NMOS管，PRG_S对应于前述的选择NMOS管的栅极控制，PRG_0EN对应于前述的阻挡NMOS管的栅极控制，PRG_VDD、PRG_GND分别对应于前述的第一个熔丝和第二个熔丝的端口 1，OUT对应于前述的阻挡NMOS管漏极输出。在图Ia和图Ib中，阻挡NMOS管位于虚线框中，其定义如下阻挡NMOS管起的作用是避免编程高压不会破坏反熔丝/熔丝 FPGA内的其他电路，在确认编程高压不会破坏反熔丝/熔丝FPGA内的其他电路的条件下， 该阻挡NMOS管可以去除。下面说明该位元电路的工作原理图1 (a)中，对反熔丝进行编程，PRG_0EN输入低电平0，HVN2关闭，保护FPGA内部电路，控制信号PRG_S输入高电平1，HVNl导通，从PRG_VDD端输入编程高压VPP，PRG_GND 端输入半编程高压VPP/2，Cl两端承受高压VPP，被击穿形成电阻，如图加所示。C2两端最高承受VPP/2，不会被编程。编程完成后，PRG_S端置低电平0，HVNl关闭，PRG_0EN接高电平1，HVN2导通，相当于传输门，此时，PRG_VDD接电源VDD，PRG_GND接地GND，则VDD通过 C1击穿后形成的电阻经HVN2从OUT输出高电平1，位元电路完成了输出高电平的编程。反之如需要OUT输出为低电平0，编程时，PRG_0EN输入低电平0，HVNl关闭，保护FPGA内部电路，控制信号PRG_S输入高电平1，HVNl导通，从PRG_GND端输入编程高压VPP，PRG_VDD 接半编程高压VPP/2，则C2被击穿形成电阻，Cl两端最高承受VPP/2，不会被编程，如图2b 所示。编程完成后，PRG S端置低电平0，HVNl关闭，PRG_0EN接高电平1，HVN2导通，相当于传输门，此时，从PRG_VDD接电源VDD，PRG_GND接地GND，则GND通过C2击穿后形成的电阻经HVN2从OUT输出低电平0，位元电路完成了输出低电平的编程。其工作状态表示于下表表1位元电路应用于反熔丝时各信号状态
权利要求
1.应用于FPGA的通用位元电路，其特征在于，包括设置于编程高电平端和第一开关器件的输入端之间的第一可编程器件，所述第一可编程器件为反熔丝器件或熔丝器件；设置于编程低电平端和第一开关器件的输入端之间的第二可编程器件，所述第二可编程器件为反熔丝器件或熔丝器件；具有第一控制端的第一开关器件，其输出端接地；第一开关器件的输入端连接位元电路输出端。
2.如权利要求1所述的应用于反熔丝/熔丝FPGA的通用位元电路，其特征在于，还包括具有第二控制端的第二开关器件，第二开关器件的输入端连接第一开关器件的输入端， 第二开关器件的输出端连接位元电路输出端。
3.如权利要求1所述的应用于FPGA的通用位元电路，其特征在于，所述第一开关器件为NMOS管，第二开关器件为NMOS管。
4.应用于FPGA的通用位元电路编程方法，其特征在于，包括下述步骤1)将位元电路输出端接地，所述位元电路输出端和编程高电平端之间设置有第一可编程器件，位元电路输出端和编程低电平端之间设置有第二可编程器件，所述第一可编程器件和第二可编程器件为反熔丝器件；2)如需实现输出高电压，则从编程高电平端输入编程高压，将第一可编程器件击穿为电阻状态，第二可编程器件保持为电容状态，或者，如需实现输出低电压，从编程低电平端输入编程高压，将第二可编程器件击穿为电阻状态，第一可编程器件保持为电容状态；3)切断位元电路输出端与地电平之间的连接。
5.如权利要求4所述的应用于FPGA的通用位元电路编程方法，其特征在于，所述步骤 2)中，将第一可编程器件或第二可编程器件保持为电容状态系通过输入半编程高压实现。
6.应用于FPGA的通用位元电路编程方法，其特征在于，包括下述步骤1)将位元电路输出端接地，所述位元电路输出端和编程高电平端之间设置有第一可编程器件，位元电路输出端和编程低电平端之间设置有第二可编程器件，所述第一可编程器件和第二可编程器件为反熔丝器件；所述第一可编程器件和第二可编程器件为熔丝器件；2)如需实现输出低电压，则从编程高电平端输入编程高压，将第一可编程器件熔断，第二可编程器件保持为导通状态，或者，如需实现输出高电压，从编程低电平端输入编程高压，将第二可编程器件熔断， 第一可编程器件保持为导通状态；3)切断位元电路输出端与地电平之间的连接。
7.如权利要求6所述的应用于反熔丝/熔丝FPGA的通用位元电路编程方法，其特征在于，将第一可编程器件或第二可编程器件保持导通状态系通过输入半编程高压实现。
全文摘要
应用于FPGA的通用位元电路及编程方法，涉及芯片技术。本发明的电路包括设置于编程高电平端和第一开关器件的输入端之间的第一可编程器件，所述第一可编程器件为反熔丝器件或熔丝器件；设置于编程低电平端和第一开关器件的输入端之间的第二可编程器件，所述第二可编程器件为反熔丝器件或熔丝器件；具有第一控制端的第一开关器件，其输出端接地；第一开关器件的输入端连接位元输出端。本发明的反熔丝/熔丝位元电路可以通过直接输出高低电平或输出高低电平控制传输管的开/关从而决定FPGA的电路节点状态，可用于但不限于基于选择器逻辑模块的FPGA和基于查找表逻辑模块的FPGA，具有出色的通用性。
文档编号G11C17/16GK102169726SQ20111011292
公开日2011年8月31日 申请日期2011年5月3日 优先权日2011年5月3日
发明者李威, 李平, 李曼, 袁蕊林, 谢小东 申请人:电子科技大学