专利名称：多层式存储闪存阵列的编程方式及其切换控制方法
技术领域：
本发明涉及半导体存储领域，尤其涉及到固态硬盘控制器、闪存控制器等以闪存器件为存储介质的场合中，提高多层式存储闪存器件的可靠性的编程方式。
背景技术：
不同与单层式存储闪存，多层式存储闪存器件的存储单元可以通过设置多组阀值电压来保存多位的逻辑信息，从而达到在不增加硬件开销的前提下，显著提高闪存器件的存储容量。多层式存储闪存器件由于具有集成度高、成本低的优势，已成为闪存器件的主流。为了能在同一存储单元中保存多位数据，多层式存储闪存中的存储单元需要进行多次编程，如
图1所示。当只对多层式存储闪存中的MSB位进行写操作，多层式存储闪存直接由擦除状态“E”转移进入第二编程状态“D2”，其编程所需时间最少。当对多层式存储闪存中的LSB页进行写操作时，多层式存储闪存由擦除状态“E”跳转入第一编程状态“D1”。 而当多层式存储闪存需要改变MSB和LSB位的状态时，编程工作通过两轮操作完成第一轮操作首先由擦除状态“E”跳转到第一编程状态“D1”，第二轮操作再由第一编程状态“D1”跳转至第三编程状态“D3”。多层式存储闪存内部的阵列结构如图2所示。多层式存储闪存中物理单元的MSB 位和LSB位分别映射到MSB页和LSB页中。在WLO行上的物理单元，分别映射到页0、1、4 和5中。其中，页0和页1为MSB页，页4和页5为LSB页。在WLl行上的物理单元，分别映射到页2、3、8和9中，其中，页2和页3为MSB页，页8和页9为LSB页。同类依次类推， 在最后一行WL63上，页250和页251为MSB页，页254和页255为LSB页。在小于45nm的闪存器件中，存在着严重的浮栅耦合效应。如图3所示，闪存阵列中某一存储单元的浮栅电压变化会对周围存储单元的浮栅电压造成扰动，从而导致周围存储单元中保存的数据发生意外翻转。在闪存器件中所存在的这种浮栅耦合效应严重干扰了闪存所保存的数据。特别对于多层式存储闪存来说，由于其需要对存储单元进行多次编程，因此浮栅耦合效应所造成的影响会更加。多层式存储闪存的可靠性远不如传统的单层式存储闪存。因此，闪存控制器中需要采取可靠性增强技术来抑制多层式存储闪存的错误率，延长器件的使用寿命。
发明内容
本发明所要解决的技术问题是提供一种提高多层式存储闪存器件可靠性的编程方式，减小多层式存储闪存在使用过程中的错误率，延长器件的使用寿命，提高系统整体的
可靠性。为解决上述技术问题，本发明提出的提高多层式存储闪存器件可靠性、降低多层式存储闪存错误率的技术构思是通过在编程的过程中跳过一些特定逻辑页的方法，降低浮栅耦合效应对的闪存操作的影响。
基于上述技术构思，本发明提出了三种具体的多层式存储闪存阵列的编程方式， 该多层式存储闪存阵列由闪存控制器完成操作，其特征在于，在闪存控制器对闪存进行编程过程中选择跳过部分逻辑页进行编程，且可选择跳过不同的方向上的LSB页，其中至少包括三种编程方式编程方式一、该方法在编程过程中选择跳过的逻辑页的编号Npass为
权利要求
1. 一种多层式存储闪存阵列的编程方式，该多层式存储闪存阵列由闪存控制器完成操作，其特征在于，在闪存控制器对闪存进行编程过程中选择跳过部分逻辑页进行编程，且可选择跳过不同的方向上的LSB页，其中至少包括三种编程方式编程方式一在编程过程中选择跳过多层式存储闪存物理页中水平方向上相邻的一组 LSB页进行编程，减少多层式存储闪存阵列在水平方向上的编程次数，所述被跳过的逻辑页的编号Npass为
2. 一种根据权利要求1所述的多层式存储闪存阵列编程方式的切换控制方法，其特征在于，包括以下步骤当多层式存储闪存开始投入使用时，采取正常的编程方式，即编程时对多层式存储闪存块中所有的逻辑页进行写操作，同时，监控使用过程中的错误数目；当该块在使用过程中的错误达到第一阀值时，控制器将采取所述编程方式一对多层式存储闪存进行编程操作，同时继续监控多层式存储闪存的错误数目；在继续使用过程中，当该块在使用过程中的错误增加达到第二阀值时，将控制器的编程方式由所述编程方式一切换到所述编程方式二，并继续监控闪存的错误情况；
3.根据权利要求2所述的多层式存储闪存阵列编程方式的切换控制方法，其特征在于，还包括以下步骤切换到所述编程方式二并继续对多层式存储闪存进行编程操作的过程中，当监控闪存的错误数继续增加并达到第三阀值时，控制器将采用所述编程方式三编程，即以最优化方式对多层式存储闪存进行操作。
全文摘要
本发明涉及半导体存储领域多层式存储闪存器件的可靠性的编程方式。本发明基于在编程的过程中跳过一些特定逻辑页，以降低浮栅耦合效应对的闪存操作影响的技术构思，提出几种提高多层式存储闪存器件的编程方式及其切换控制方法。通过跳过某些逻辑页，本发明有效降低了多层式存储闪存在编程过程中水平、对角、垂直方向的浮栅耦合效应，从而降低错误率，延长器件的使用寿命，提高系统整体的可靠性。
文档编号G11C11/409GK102347069SQ20111013894
公开日2012年2月8日 申请日期2011年5月26日 优先权日2011年5月26日
发明者周东霞, 邢翼鹏, 霍文捷 申请人:忆正存储技术(武汉)有限公司