专利名称：闪存阵列中的核心存储单元的软程序及软程序校验的制作方法
技术领域：
本发明有关存储器系统，特别涉及一种闪存系统及方法，其中一种新的基准单元结构，以及在软程序和软程序校验操作期间独特的参考电压的应用，本发明能消除将基准存储单元修正至低阈值电压所引起的问题，并能加强消除的核心单元阈值电压分布，且能对更快速的编程次数有所助益。
背景技术：
闪存是一种电子存储介质，不需电力即可重复写入并保持其内容。一般闪存装置的寿命大约介于100K至1MEG的写入次数。和动态随机存取存储器(DRAM)以及静态随机存取存储器(SRAM)存储器芯片所不同的是，动态随机存取存储器和静态随机存取存储器能够擦除单一字节，而通常闪存则是以固定的多位区块或区段为单位(single bit)，进行擦写操作。由电可擦除只读存储器(EEPROM)芯片技术的演进而来，闪存价格较为低廉，且存储密度更高。这种新型的电可擦除只读存储器，作为一种重要的非易失性存储器(EPROM)出现，其结合了EPROM的高密度和EEPROM的电可擦除的优点。
现有的闪存由存储单元结构所构成，其中单一信息位储存于每一存储单元之中，举例而言，如
图1a的现有技术所示，该图以参考数字10表示。在这种单一位存储器架构中，每一存储单元10典型上包含金属氧化物半导体(MOS)结构，即是具有源极12，漏极14，和在基板或P-井18之间的沟道16，以及覆盖在沟道16之上的堆叠式栅极结构20。堆叠式栅极20可进一步包含一层薄的栅极介电层22(有时称为隧道氧化层)，该栅极介电层在P-井的表面上形成。堆叠式栅极20也包含有覆盖于隧道氧化层22之上的多晶硅浮置栅极24，以及覆盖于浮置栅极之上的间聚硅介电绝缘层26(interpoly dielectric layer)。此间聚介电绝缘层26，通常是例如氧化物层/氮化物层/氧化物层(ONO)层的多层绝缘体，该ONO层具有两个氧化物层夹住一氮化物层。最后，多晶硅控制栅极28覆盖于间聚硅介电绝缘层26之上。
控制栅极28连接至与一行存储单元相联系的字线，以形成典型的NOR组态的区段。此外，存储单元的漏极14，与导电位线相接。存储单元的沟道16，导通了介于源极12和漏极14之间的电流，这与由堆叠式栅极结构20在沟道16中形成的电场相一致。在NOR组态中，在单个列中的晶体管的每个漏极端14，皆连接到同一位线。此外，与已给定的位线相联系的所有闪存单元有连接到公共源极端的源极端12。在操作中，个别的闪存单元，通过各自的位线和字线使用外围译码器和控制线路(未示出)而寻址以编程(写入)，读取或擦除。
这种现有的单一位堆叠式栅极闪存单元10，由将相对较高的电压加至控制栅极28，和将源极12接地，并在漏极14加上比源极更大的预定电位，而实现编程。跨过隧道氧化层22的输出高电场(resulting highelectric field)导致称为Fowler-Nordheim的隧道现象。在该过程中，因为浮置栅极受到间聚介电层26以及隧道氧化层22的围绕，所以，在核心存储单元沟道16区域内的电子，隧道通过栅极或隧道氧化层22而进入浮置栅极24，而被浮置栅极捕集。由于被捕集的电子之缘故，使得存储单元10的阈值电压上升。由被捕集电子所造成的存储单元内部阈值电压(及该处的沟道导电性)的改变，使得存储单元被写入。
为擦除现有的单一位堆叠式栅极闪存单元10，需将相对较高的电压加至源极12，并将控制栅极28保持在负电位，而使漏极14浮动。在这些条件下，在穿过介于浮置栅极24和源极12之间的隧道氧化层22两边形成一强电场。被浮置栅极24捕集的电子，朝向覆盖源极12的浮置栅极部分流动，并丛聚在该处，且经由通过隧道氧化层22的Fowler-Nordheim隧道，而从浮置栅极抽取，进入源极。由于电子从浮置栅极24流出，故存储单元10被擦除。
在现有的单一位闪存装置中，执行擦除校验来判定，区块中的每一存储单元，或存储单元群中的一段存储单元，是否已正确地擦除。目前的单一位擦除校验方法，提供位或存储单元擦除的校验，以及对初次校验失败的个别存储单元，提供额外的擦除脉冲。之后，存储单元的擦除状态再次接受校验，且此程序会持续进行，直到存储单元或位已成功地擦除，或将存储单元标示为不可使用时，此过程才结束。
在擦除过后，其中某些存储单元可能为过度擦除，输出过低的阈值电压，以及相对较高的漏极电流泄漏，可能会导致后面的读取、程序校验，或甚至擦除操作等问题。软编程的过程通常适于作为校正过度擦除的方法。通常，该过程涉及施加一个或多个编程脉冲至过度擦除的单元。软编程过程提高(或校正)辨识出的单元的低阈值电压，以有效地窄化(narrow)闪存阵列的擦除单元阈值电压的分布。
近来，双位闪存单元已正式推行采用，其允许在单一存储单元中，能有两位信息的储存。图1b显示一示范的现有技术的双位存储单元50。此存储单元50，其包含二氧化硅层52，一已埋设有N+源极56，和N+漏极58等区域P型基板54。二氧化硅层52，夹在氮化硅层60和氮化硅层62之间。二氧化硅层52可包含已埋入的多晶硅岛，或任何其它由电荷捕集层。
多晶硅栅极64位于氮化层60之上。并在栅极64中掺杂N型杂质(例如，磷)。存储单元50能够储存两个数据位，以虚线圆圈A表示左位，而以虚线圆圈B表示右位。一般而言，双位存储单元50皆为对称，因此漏极58和源极56的位置可对调。故可将左结56视为源极，则右结58用作相对右位B的源极。依此类推，可将右结58视为源极，则左结56便是左位A的漏极。
在双位存储单元的擦除操作结束后，使用在单位重叠式栅极架构的传统软编程以及软程序校验等方法，在某些情形中，可使用在这种双位装置上，但仍不能完全解决问题，因为擦除分布后VT′s并不趋近于零，而是0.7伏特。因此，软编程以及软程序校验方法和系统，其确保在双位存储器架构中，数据位的擦除的单元阈值电压的分布的正确的控制，且能保持其结构上的特征。
发明内容
提供一系统及方法，以克服或最小化现有的存储单元软编程校验方案和系统的问题及短处。本发明包括方法和系统，以用于校验存储器装置中一个或多个双位存储单元的擦除的阈值电压，例如闪存。该发明提供了有效及彻底的软程序校验，可最小化与双位存储单元架构相关的不慎引起的，不希望发生的数据保留，过度擦除，以及存储单元读取遗失等问题。当本发明使用于有关双位存储单元中，其中仅有一位用于数据储存时，本发明具有显著优点。然而，必须说明本发明发现有关双位存储单元架构的适用性，而并不受限于任何特定的双位存储单元的使用方法或组态。
根据本发明的一个方面，本发明提供了一种校验一双位存储单元的擦除单元的阈值电压的方法。擦除单元阈值电压的校验方法包含以下步骤，执行在双位存储单元中，第一位，或第二位是否已正确地被软编程的判定。
根据发明方法，双位存储单元组态中，正确的软编程的校验，可保证不需要的资料保留，或过度擦除等问题(导致低阈值电压，及随之发生的高漏电流)，不会对核心存储单元的操作(例如，正确的擦除，读取或写入等功能)，产生不良影响。在这种方式中，本发明所提供的显著功效，大举改善现有的方法，现有方法用于单位(例如，堆叠式栅极)存储单元中软编程。此方法进一步包含，重复此方法就另一双位存储单元所用，其中，以字节方式的(byte-wise)软编程校验可被实现，例如芯片擦除或区段擦除的相关操作。
可通过将电压加至受校验的存储单元，并将不同的电压加至具有已知阈值电压的基准存储单元上，随后由分析，分别比较核心存储单元，与基准存储单元的电流，从而执行核心存储单元阈值电压的软编程校验。当比较结果显示一或多个软编程脉冲，已将受校验存储单元中的电流，减少至小于基准存储单元的电流时，则核心存储单元阈值电压高于所欲求的最小已擦除单元阈值电压。再者，根据本发明的一个方面，该程序可就阵列中每一存储单元反复执行，直到每一已擦除存储单元阈值电压都高于所欲求的最小已擦除单元阈值电压为止。
此外，该方法也可包含软程序脉冲数目的计数，该软程序脉冲加至任一核心存储单元，或核心存储单元的区块之上，以防止单元或单元区块对软程序校验没有响应。在这种情况下，若超过预定的最大软程序脉冲总数，则此存储单元，或存储单元的区块判定为软编程失败，从而避免软程序的无穷循环。举例而言，在选定每一新的存储单元地址之前，此方法可包含将脉冲计数器初始化的步骤，再执行软程序校验，以判断是否超过脉冲计数器所预设的最大脉冲总数，若尚未超过，则于另一软软程序脉冲被施加时继续增加脉冲计数器的步骤。或如果脉冲计数被超过，则有进一步的步骤，其就失败的软编程，执行一适当操作。
本发明的另一目的在于提供一方法，用以根据比较器中的差分电流，定制后继的软编程脉冲(例如，脉冲宽度，脉冲高度)，而大幅提升软编程的整体速度，或将过度软编程的影响最小化。
本发明的方法，可包含数个选定的核心存储单元，或存储单元的区块，供软编程操作，以及数个选定的核心存储单元，或存储单元的区块供软程序校验。
本发明的又一目的在于提供一方法，以软编程以及软程序校验相对多个双位闪存单元，该方法系包含软编程多个双位闪存单元，和在至少多个双位闪存单元中的一个校验其第一位的正确软编程，以及在至少多个双位闪存单元中的一个校验其第二位的正确软编程，并在第一及第二位皆已正确软编程时，判定此存储单元被正确地软编程。
为求实现前述和相关目的，本发明所包含的特点将于文中详细描述，并于权利要求中明确指出。下列说明和附图是详细提出本发明某些例证观点以及实施方法。然而，这并不表示在本发明原则中的数种方法，仅有少数几个可供使用。本发明的其它宗旨，目的，以及创新的特点，将可由参照本发明于下列的详细说明及附图，变得显而易见。
附图简单说明图1a为示范的现有技术，单位闪存单元的片段断面图；图1b为示范的现有技术，双位闪存单元的片段断面图，本发明的多个方面可于该双位闪存单元中执行；图2为一分布图，显示示范的现有技术闪存阵列，其中一些核心存储单元的已擦除存储单元的阈值电压的分布情形；图3为一分布图，显示示范的双位存储器阵列，其中一些核心存储单元的已擦除存储单元的阈值电压的分布情形，以及已编程的存储单元其阈值电压的分布情形，连同根据本发明，需软编程的过度擦除位；图4为系统平面功能方框图，显示可供本发明的多个方面实行的软程序以及软程序校验系统；图5a为一概要图，显示示例性核心存储单元，核心电流，以及在图4的装置中的栅极电压；图5b为一概要图，显示示例性基准存储单元，基准电流，以及在图4的装置中的栅极电压；图6为一功能方框图，显示软程序基准电压，以及在图4的装置中，的电荷泵逻辑电路；图7为一概要图，显示示例性软程序多路器(multiplexer)(于文中简称为″mux″)，以及在图4的装置中的逻辑电路；图8为一概要图，显示示例性软程序基准电压逻辑电路的细节，以及在图6的装置中的分压电路；图9为一流程图，根据本发明，显示就校验存储单元软编程的示例性方法。
具体实施例方式
下面是结合附图的本发明的详细说明，其中的参考数字，将对照文中各处的组件符号。本发明所提供的方法和系统，以软编程，以及就校验一个或多个双位存储单元的正确的软编程，本发明并可在闪存装置中，连同芯片或区段的软程序，以及软程序校验。举例而言，为了将软编程脉冲加至闪存装置中的存储单元之上，则执行区段软编程校验操作。之后，当为了校验组件中有哪些存储单元已被正确地软编程时，也可通过本发明来实现。
此外，本发明选择性地，试图对于在软程序校验操作之前，所执行的擦除部分运算期间中，过度擦除的存储单元，进行再软程序(例如，对双位存储单元中的一个或两个单个位，通过选择性的应用软程序电压脉冲)。本发明也提供对于双位存储单元中的一个或两个单个位的正确软编程的选择性的再校验。
本发明的一个方面在于，正确的软程序的校验，可通过提供一软程序核心存储单元校验电压，以及提供一基准存储单元校验电压来实现，其中基准存储单元校验电压不同于核心存储单元校验电压。此方法进一步包含，将核心存储单元校验电压，加至过度擦除核心存储单元的栅极部分，从而提供核心存储单元电流，并将基准存储单元校验电压，加至基准存储单元之栅极部分，从而提供基准存储单元电流。最后，此方法包含确定，与已擦除核心存储单元所关联的阈值电压是否小于预定的阈值电压，该预定的阈值电压是基于核心存储单元电流与基准存储单元电流的比较结果而决定的。
虽然本发明在后面是与双位存储单元架构相结合显示说明的，其中每个单元只有一个位用于数据存储，但可以理解，本发明可应用于其它形式的架构和别的双位架构用法方案。
再次参照附图，图2显示被认为是擦除核心存储单元阈值电压分布的特性曲线。图2说明在闪存阵列中的核心存储单元阈值电压在一次擦除操作之后如何互相不同，如曲线200所示，其代表具有特定的阈值电压值VT的单元数目。已发现擦除程度最轻的存储单元将具有在VTMAX区域中相对较高阈值电压，而擦除程度最重的存储单元(有时称为″过度擦除存储单元″)，将具有在VTMIN区域中的较低阈值电压，该VTMIN区域可以为零或负。然而，阈值电压分布曲线段210指出，仍有一些已擦除存储单元，具有相对较低的阈值电压。在通过软程序和软程序校验操作修正最过度擦除存储单元的VT之后，已擦除核心存储单元阈值电压分布曲线200，将集中在曲线底端(以曲线段210显示)趋近于0伏特处。
因为背景漏电流(background leakage current)作为阈值电压的函数而变化，所以擦除的存储单元的阈值电压愈低，漏电流将愈高。因为可能有多达512个存储单元连接至位线，故总背景漏电流，可能会超过存储单元读取电流，而导致随后发生的读取错误。因此，不仅需使存储单元避免受到过度擦除，且要尽可能减少阈值电压的分布范围，在理想化的情形下，所有的存储单元在擦除过后，皆将具有相同的阈值电压。
同理，图3显示示例性的双位存储器阵列的存储单元阈值电压特征分布曲线，其中显示一期望的擦除的存储单元阈值电压分布350，以及一编程的存储单元其阈值电压分布360。如前所述，在擦除过后，其中某些存储单元可能为过度擦除，输出过低的阈值电压(阴影区域370)，以及相对较高的漏极电流泄漏，可能会导致后面的读取，程序校验，或甚至擦除操作等问题。传统的芯片、区段或存储单元的软编程方法通常用于单位堆叠栅极单元，以通过施加一个或多个程序脉冲至过度擦除的单元而校正过度擦除的单元。软编程可提升(或修正)存储单元上的低阈值电压，以便能在闪存阵列中，有效集中存储单元的阈值电压的分布。软程序校验是通过将所选的核心单元产生的电流和与之相关的擦除的单元阈值电压与具有可接受的阈值电压的基准单元的相应电流和电压比较而实现的。
比较图2和图3，可以看到现有的单位单元通常是软程序修正至大约0伏特的VTMIN，而双位已擦除的存储单元，则软程序修正VTMIN增加至大约0.7伏特。在堆叠式栅极存储单元的现有技术中，基准存储单元，由选定的核心存储单元所构成，该选定的核心存储单元，提供其它存储单元作比较之用，而基准存储单元和核心存储单元二者，则在软程序校验期间，给予相同的栅极电压。然而，在双位存储单元结构中，无法立即将基准存储单元结构，制成与核心存储单元相同，却仍必须制作软程序校验，以产生所被要求的擦除的核心存储单元VT(例如，VT＞0.7伏特)。发明者已发现，在新的基准存储单元结构中修正VT，企图将VT修正至小于大约1.7伏特，会导致无法使用的高存储单元漏电流。
与本发明，以及这些问题的解决方法一致，本发明的方法及系统可提供分别将应用于新的基准单元结构和核心单元结构栅极的不同电压，以便使基准存储单元可产生能和已擦除核心存储单元电流相比较的电流，该已擦除核心存储单元电流与VT大于0.7伏特关联。
请参阅图4可理解本发明的优点，该图显示了一个示例性的软程序和软程序校验系统400的系统平面功能性方框图，本发明的不同方面可在该系统中实现。比如，图4中的系统防止已擦除的存储单元展现低于一预定水平的擦除的存储单元阈值电压，该系统可包括所示的三个功能性模块。
图4的闪存阵列402，包含一核心存储单元405的阵列，其通常被再细分为区段、区块，以及独立核心存储单元。存储单元按行及列排列，所有处于一行中的单元都使其控制栅极连接至一条共享字线。特定列中存储单元的漏极连接至一条共享位线，而阵列中所有存储单元的源极与共享源极线490相接，以使核心存储单元(ICORE)中的漏极电流能于490处测量。存储器系统402，也具有地址控制器410，和位-列控制器415及字-行控制器420结合，用作多路器的矩阵，而位-列控制器415及字-行控制器420用于选择区段、区块，或核心405的独立存储单元。行控制区块420连接阵列的存储单元的字线，而列控制区块415则连接至阵列的位线。在操作中，独立闪存单元，可通过各自的位线以及字线，使用周围的译码器以及控制电路，而单独接受寻址，该周围的译码器以及控制电路用于编程(写入)，读取，或擦除等功能。这些闪存核心存储单元405将在本发明中软程序以及软程序校验等操作的对象，且将于下文中，更进一步地探讨。
图4的软程控电路430，与软程序多路器435，电荷泵440，以及软程序基准电压电路445，共同构成，以便于450处，提供软程序电压(V1)，和在455处，提供软程序核心存储单元校验电压(V3)以及于460处，提供基准存储单元校验电压(V2)。为响应逻辑命令，而进入的软程序模式(或例如，作为软程序校验比较命令487的结果)，多路器电路430产生软程序使能信号436，以控制基准逻辑电路445，或例如，下一个核心地址选择437。多路器电路435，也产生一调节的，钳制的供应电压438至字线电荷泵电路440。该电荷泵440处的电荷泵包含一漏极电荷泵，该漏极电荷泵为程序校验操作提供供应电压，440处电荷泵包含，一字线电荷泵电路，该字线电荷泵电路，和经配置以产生一提升的字线供应电压的字线电荷泵电路，该提升的字线供应电压分压器(voltagedivider)位于软程序基准电压电路445中。软程序基准电压电路445采用软程序使能(enable)信号436和486，以及电荷泵电压442和444，其使用于445内的基准逻辑电路多路器以产生分立的软程序和软程序校验电压V1、V2，与V3，如通过电压分压器。
根据图4中本发明的实施例中软程序校验控制电路470，其与使用V2的基准存储单元480，以及基准存储单元校验电压460，一同构成，以于495处提供基准存储单元电流(IREF)。控制电路470还包含有软程序校验比较器电路475，其经配置以对于490处的过度擦除核心存储单元校验电流(ICORE)，及495处的基准存储单元电流(IREF)作比较，以产生一输出指示于477，而不论所选定的擦除的核心存储单元阈值电压是否低于预定水准。软程序校验比较器电路还可操作以将VT指示转移至校验控制电路485，而该校验控制电路经配置以输出一个别或多个软程序控制信号486和487，而用于基于该指示的软编程。
在操作期间，当软程序校验控制电路470的比较器475，已做出该所选核心存储单元VT小于0.7伏特的判定时，比较器475提供信号477，以初始化业预定的来自校验控制电路485的软程序脉冲，其通过487回到软程序控制电路430。
另一方面，根据本发明的另一个方面，提供一种系统及方法以根据比较器475中的微分电流定制随后的软编程脉冲(例如，脉冲宽度、脉冲高度)，以大幅提升软编程过程的整体速度，或将过度软编程的影响最小化。为达此目标，可使用感测放大器(例如，微分电流放大器)，于475处测量微分电流，其可通过477传达至校验控制器485，其经配置以将475处所产生的微分电流转换成软程序脉冲相称的脉冲宽度，或脉冲高度调制的组合。
根据本发明的另一实施例，其提供一系统及方法，经由位于存储器阵列405之中，或在分离的存储器之中的查询表的使用，以定制随后的软编程脉冲(例如，脉冲宽度，脉冲高度)，其中于475处所产生的微分电流，可归成两种或更多种等级，其中产生于即可作出软程序脉冲的理想脉冲宽高比之选择。然而，由此方法所衍生的本发明的另一实施例，其中闪存阵列整体上是选定的，且于475处所产生的微分电流，可用以提供软程序脉冲的成比例脉冲宽度，或脉冲高度调制，或将作为脉冲串的全系列脉冲，定制作为随后软程序操作所用的闪存阵列。
如图5a以及图5b所示，发明者已发现，若其供应大约为1.2伏特的预定的漏极-源极偏压，至核心存储单元以及基准存储单元的漏极，和提供大约2.7伏特至核心存储单元栅极，以及大约3.7伏特至基准存储单元栅极，则当核心存储单元VT等于0.7伏特时，这些电流将会相等。此基准存储单元电压的推导过程如下由方程式ID＝k(VGS-VT)2对擦除核心存储单元为IDCORE＝k(VGSCORE-VTCORE)2对基准存储单元为IDREF＝k(VGSREF-VTREF)2假如我们需要VTCORE＝0.7V，VTREF＝1.7V
令基准存储单元电流，等于核心存储单元的电流IDREF＝IDCORE且k(VGSREF-VTREF)2＝k(VGSCORE-VTCORE)2约分得VGSREF-VTREF＝VGSCORE-VTCORE解出新基准为VGSREF＝VGSCORE-VTCORE+VTREF代入给定的值VGSREF＝VGSCORE-0.7+1.7加入核心存储单元值VGSREF＝2.7-0.7+1.7可得VGSREF＝3.7伏特因此，若通过核心存储单元和基准存储单元的电流相等，则核心存储单元VT遂等于0.7伏特。否则，若核心存储单元电流超过基准存储单元电流，则核心存储单元VT遂少于0.7伏特(预定的阈值电压)，而需要另一软编程脉冲。
参照图6的功能性方框图，显示一示例性方法及系统600，用以在图4的软程控电路430之中，提供所需的数种不同的电压；举例而言，例如就软编程610所用的电压，软编程校验620，字线(核心存储单元)栅极630，以及基准存储单元栅极基准电压640。字线电荷泵电路650经由基准逻辑电路680，为软程序校验电压源620产生提升的供应电压670，以响应软程序模式使能信号690。漏极电荷泵电路660产生一提升的编程电压610至基准逻辑电路680，以响应程序模式信号(未示出)。如图6中所示，软程控装置600可操作以产生具有不同值(例如，V1V2V3)的多重电压(如通过电阻网络)，以用在软程序校验模式。在上述操作中，唯一的电压分别提供给核心单元和基准单元。
图7为一概要图，显示示例性的软程序多路器逻辑电路700(例如，与图4中的程序多路器435相关)。此多路器电路700使用逻辑栅极702的网络为响应该软程序模式信号馈通(fed thru)702，使用逻辑栅极702以产生一软程序使能信号710至图6中的基准逻辑电路680。此多路器电路700也使用由调节器(regulator)晶体管720(其由锁存器715锁定)所控制的程序供应电压705，以产生由二极管730钳制的供应电压740，并将该电压输送至图6中的字线电荷泵电路650。
图8为一概要图800，显示更详细的示例性软程序基准电压逻辑电路805，以及电压分压器电路850(例如，与图6的电路600相关)。电荷泵提升的字线电压810由锁存器825保持，以供应软程序校验电压源820(或图6中的620)，其进入调节器晶体管830，并于软程序模式晶体管840的栅极设定电压分压器850比率，以产生3.7伏特的基准存储单元栅极基准电压860，以及2.7伏特擦除的核心存储单元栅极基准电压870。在上述示例性方式中，提供不同值的电压，以便核心单元和基准单元被供应其必须的电压，从而评价是否被擦除的核心单元的VT超过预定值。
根据本发明的又一方面，提供一方法，防止擦除的存储单元不必展现低于一预定水平的擦除的存储单元阈值电压。图9为一流程图900，其显示根据本发明校验存储单元软编程的示例性方法，为达到解释的目的，将结合图4的示例讨论。举例而言，一旦对存储器的区段的数据位执行擦除或擦除校验操作之后(例如，于其中写入1)，方法900开始步骤910，随后将于步骤920，使软程序，以及软程序校验模式起动。
方法900进入步骤925，该处存储单元地址被初始化为一第一地址，例如，脉冲计数器被初始化为零于930。于步骤930之后，第一单元地址于步骤940被选定。第一存储单元随后于步骤950接受软程序校验。于决策步骤950，做出核心存储单元是否以正确擦除，而非过度擦除的判定。如同图4中所详细显示及描述，软程序校验操作于此方法900的步骤950，以及步骤965处执行，并可通过将大约2.7伏特的基准电压加至选定的核心存储单元栅极之上的应用，以及将不同的基准电压加至基准存储单元栅极上的应用(例如，大约3.7伏特)，随后比较这两个电流，并以比较结果为基础，做出关联的擦除的核心单元阈值电压是否大于0.7伏特的判定。
举例而言，若于步骤950处，选定的核心存储单元电流，并不少于基准存储单元电流时，做出核心存储单元的阈值电压小于0.7伏特的判定，而方法900遂进入步骤955，该处执行软程序脉冲的电流数量的计算，而该软程序脉冲已加至核心存储单元上，尝试校正擦除存储单元阈值电压。若已超过预定脉冲数NP时，则于步骤955做出判定以将核心存储单元识别为软程序失败，并进入步骤970。在此运作中，核心存储单元将不会受到重复的软程序脉冲，也不会接受再校验；设若某选定的存储单元有缺陷，程序将不会陷入无穷循环；最重要地，软程序脉冲宽度能够缩短，从而达成更快速的全面软编程时间，因为软编程时间仅需使用在最需使用的部分。然而，若于步骤955中，预定脉冲计数并未超过NP时，则此方法900进入步骤960，于该处当前脉冲计数累加。
于步骤960之后，方法900接着进入步骤965，以将软程序脉冲加至核心存储单元，并回到步骤950以便另一个软程序校验。
于决策步骤950处，发现存储单元已被正确的软编程，则该方法900遂进入步骤980，该处执行是否已达到最后存储单元地址的判定(例如，在给定的存储单元存储器区块或区段之中，或在给定的多个存储单元存储器区块或区段之中)。举例而言，此方法可选择性用来校验特定数量的存储单元(例如八或十六个)的擦除，它们按NOR组态连接而成，虽然其它实行方法也可行，但根据本发明，任何数量的存储单元，皆可依序接受校验。
若于决策步骤980时，尚未达到最后存储单元地址，则此方法进入步骤985，在进入步骤990之前，该处的软程序脉冲计数器会重置。在再次进入步骤940之前，于步骤990当前地址会累加，并前面一样选定下个存储单元地址。否则(如所有的这种存储单元都已校验完成)，此方法900于步骤995处结束。
这样于步骤985，进入另一个这种存储单元之前，或于步骤995结束之前，为了确保正确地软编程，方法900，选择性校验，再校验，软编程，以及再软编程，双位存储单元中的每一个存储单元。
这方面，将会明白，方法900可包含一内部计数器，或其它步骤，以便在几次失败的执行软编程/校验试图之后，可将该存储单元判定为不可使用(例如，无法正确地软编程)，藉此，便可将该存储单元(例如，或一些相关的存储单元，如字节或字)标示为不良，或外挂该部分，以作为部分失败的区段擦除操作。更详而言之，若方法900使用在制造工艺上(例如，使用在封装前或封装后，而不在装运给顾客前)，冗余(redundancy)可使用来标示一个存储单元或一些存储单元为损坏的，并可提供更替或冗余储存存储单元置换，藉此达到可接受的生产利润。方法900可结合由终端用户所初始化的区段或芯片软编程/校验等操作一并使用，此处的存储单元失败，会通过以存储器组件外挂作为结果的方式，来表明给用户。
虽然本发明已使用有关的一个或多个实施例来表示和描述，本领域的技术人员可根据对于这份说明及附图的阅读和了解，而对其做出等价的修改和变型。具体地，涉及由上面说明的组件(配件，装置，电路等)，以及先前用来描述上述组件的专业用语(包含提及″工具(means)″)，所执行的数种功能，除了用其它方式指定之外，都倾向于与任何用来执行前述装置的具体功能的装置一致(例如，功能等价)，即使其构造与文中所公开的构造不相同，该公开的构造，就执行本发明的示范实施例于文中所显示的功能所用。此外，如果有必要或有利，本发明的一个具体特征于几个实施例中的一个中实施，这样的特征可与别的实施例中一个或多个别的特征结合。再者，在专业用语″includes(包含)″使用在详细说明书或权利要求之中，此专业用语倾向于在某种程度上相似于专业用语″comprising(包括)″。
工业适用性此系统及相关的方法，可使用在集成电路设计的领域，以提供一方法，在闪存装置中，集中已擦除核心存储单元的VT分布情形。
权利要求
1.一种方法(900)，其使具有氧化物层-氮化物层-氧化物层(ONO)的电荷捕集层的已擦除双位闪存单元，不必显示其低于预定的电压准值的已擦除单元阈值电压，其步骤包括产生(920)一个软程序校验核心单元校验电压；产生(925)一个基准单元校验电压，该基准单元校验电压之值不同于软程序校验核心单元校验电压；将软程序校验核心存储单元校验电压加至(940、965)双位已擦除核心单元的栅极部分，该双位已擦除核心单元具有一ONO电荷捕集层，从而产生导通于其中的核心存储单元电流；将基准单元电压校验电压加至(940)基准单元的栅极部分，从而产生导通于其中的核心单元电流；以核心单元电流和基准存储单元电流的比较结果为基础，判定(950)与已擦除的双位核心单元的阈值电压，是否小于预定的阈值电压，该已擦除双位核心单元具有ONO电荷捕集层。
2.如权利要求1所述的方法，如果判定结果指示出擦除核心单元的阈值电压小于预定的阈值电压，还包括执行(965)一软程序于一擦除的具有ONO电荷捕集层的双位核心单元。
3.一种系统(400)，其使具有氧化物层-氮化物层-氧化物层(ONO)的电荷捕集层的已擦除双位闪存单元，不必显示其低于预定的电压准值的已擦除存储单元阈值电压，其包括一个软程控电路(430)，经配置以产生一软程序电压(V1)(450)，一软程序核心存储单元校验电压(V3)(455)以及基准单元校验电压(V2)(460)，该基准单元校验电压之值不同于软程序核心单元校验电压(V3)；一个双位核心单元的闪存(402)阵列，该双位核心单元具有ONO电荷捕集结构(405)，并可与核心地址控制电路(410)、位/列控制电路(415)以及字/行控制电路(420)相连接，其中双位闪存阵列可操作以就选定的擦除的双位核心单元产生核心单元校验电流(490)；一个软程序校验控制电路(470)，经配置以产生一基准电流(495)，该基准电流使用基准单元校验电压(V2)(460)，并对核心单元校验电流(490)和基准单元电流(495)做比较。
4.如权利要求3所述的系统，其中该软程序校验控制电路(470)包括一个软程序校验比较器电路(475)，其经配置以产生一指示(477)，即是否所选的擦除的双位核心单元具有一擦除的单元阈值电压，基于比较该电压低于预定的水准；以及一个校验控制逻辑电路(485)，其可操作地与软程序校验比较器电路(475)相连接，并经配置以输出一或多个软程控信号(486、487)，该软程控信号，基于指示(477)，用于软编程选定的双位单元。
5.如权利要求4所述的系统，当比较器电路(475)指出已擦除双位单元阈值电压在预定的电压准位之上时，其中该校验控制逻辑电路(485)还可操作地产生下一个核心单元地址控制信号(487、437)以用于随后的擦除的核心单元校验。
6.如权利要求3所述的系统，其中软程控电路(430)还包括一个软程序多路器电路(435)，其经配置以在程序模式信号(437)，或软程序模式信号(436)之间做选择；一组双电荷泵(440)，包含一字线电荷泵电路(650)，其经配置以产生一提升的字线电压信号(670)，以及一漏极电荷泵电路(660)，其经配置以产生提升的编程电压信号(610)；以及一个软程序基准电压电路(445、680)，其可操作以在程序模式信号(610)或软程序模式信号(690)之间做选择，并以所选定的电压信号为基础，响应产生多个软程序校验电压(620、630、640)。
7.如权利要求6所述的系统，其中软程序多路器电路(700)包括一个模式选择逻辑栅极的网络，其可操作以产生一软程序使能信号(710)至该基准逻辑电路(680)以响应该软程序模式信号(690)；以及一个字线电荷泵供应电路(705、715、720、730)，其可操作以产生供应电压(740)至字线电荷泵电路(650)，以响应该软程序模式信号(750)。
8.如权利要求6所述的系统，其中该组电荷泵(440、650、660)，包括一字线电荷泵电路(650)，其可操作地连接至软程序多路器电路(700)，且经配置产生一提升的字线电压(670)，以响应该软程序模式信号(750)；以及一个漏极电荷泵电路(660)，其经配置以产生一提升的编程电压(610)至该基准逻辑电路(680)，以响应一程序模式信号(760)。
9.如权利要求6所述的系统，其中该软程序基准电压电路(445、800)包括一个基准逻辑电路(680、800)，其进一步从电荷泵电压((670、610)或(810、830))及其各自的模块之中做选择，并将所选定的电压送至校验电压分压器电路(850)，且可操作地与软程序多路器电路(700)相连接，并经配置以接收软程序使能命令(690、840、820)。
10.如权利要求9所述的系统，其中该软程序基准电压电路(445、800)还包括一个校验电压分压器电路(850)，其经配置至少产生下列校验电压一个4.0伏特的软程序校验电压(620、830)，其用作校验电压分压器(850)的电源，并传送至软程序校验模式晶体管的栅极(840)，以建立正确的电压分压器比率；一个3.7伏特的基准电压(860)，其被传送至基准单元(480)的栅极，用以建立一预定的基准单元电流(495)；以及一个2.7伏特的字线电压(630、870)，其被传送至双位核心单元字线(455)的栅极，用以建立双位核心单元电流(490)。
全文摘要
本发明涉及一种方法(900)和系统(400)，其用于存储单元软程序和软程序校验，以调整或校正处于目标最小电压(380)和最大电压(390)间的阈值电压(350)，其可能与双位存储单元架构(50)联合使用。该方法(900)包括应用一参考电压信号(455)至过压擦除的核心单元，和一个不同单元(480)，比较分别由它们产生的两个电流(475)，选择性地校验(485，435)存储单元的一个或多个位的正确软编程，确定双位存储单元被正确地软编程(950)。该方法也可包括选择性地再校验(950，955)存储单元的正确软编程于在该单元至少一个或多个位(980)选择性地软编程(965)之后。
文档编号G11C16/34GK1494720SQ01823119
公开日2004年5月5日 申请日期2001年12月12日 优先权日2001年4月9日
发明者S·K·亚桥瑞尼, D·G·哈密顿, B·Q·李, 栗原和弘, S K 亚桥瑞尼, 哈密顿, 弘, 李 申请人:先进微装置公司, 富士通公司