专利名称：堆叠栅极闪存阵列的制作方法
技术领域：
本发明关于一种堆叠栅极闪存阵列的设计及制造方法，且特别是关于一种可避免由不稳定位产生漏电流的影响的堆叠栅极闪存阵列的设计及制造的方法。
背景技术：
现有的半导体存储器的种类，基本上可粗分为非易失性存储器，以及易失性随机存取存储器(RAM)两种。其中非易失性存储器是指在电源中断后仍可保存原有储存的数据，依其功能不同可分为只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、可电擦除可编程只读存储器(EEPROM)、屏蔽式只读存储器(Mask ROM)以及闪存(Flash memory)等。而易失性存储器则是指所储存的数据会随电源的中断而消失，如静态随机存取存储器(SRAM)，以及动态随机存取存储器DRAM)。
现有的只读存储器只能读不能写，在关闭电源后，存储器中的数据不会消失，可永久保存。对于可擦除可编程只读存储器，其中原有的数据或程序可利用紫外线照射来加以消除，使用者可以重复使用该存储器。对于可电擦除可编程只读存储器，其特性是需用一个电压来擦除数据，再加以程序化，其数据储存方式与可擦除可编程的只读存储器相似。对于屏蔽式只读存储器，其数据是由制造厂商在存储器制造过程中写入，写入之后就不能再修改。
对于闪存，其制造技术是由可擦除可编程只读存储器和可电擦除可编程只读存储器演化而来的，它综合了可擦除可编程只读存储器快速规划的能力和可电擦除可编程只读存储器的可电擦除方式，所以不需要照射紫外线来消除数据。在计算机正常使用中，静态随机存取存储器、动态随机存取存储器以及闪存都可随时更改数据，但一旦关机后，静态随机存取存储器以及动态随机存取存储器里的数据都会消失，而闪存的数据则依然存在，因此闪存兼具只读存储器的非易失性与随机存取存储器可存取性的优点，因此闪存已成为当前非易失性存储器的主流。其存储格阵列的设计方式也是当前重要的课题。
图1是现有的堆叠栅极闪存阵列的电路图。请参照图1。一种现有的堆叠栅极(Stack-Gate)闪存阵列，包括一个2N行2M列的由晶体管所构成的存储格，以一组位线(“BL”)包括图中的BL0到BL2M-1、一组字线(“WL”)包括图中的WL0到WL2N-1，以及共源极线(“SL”)将这些存储格连结起来。当其中连结到某一个特定位线(例如说BL1)与某一个特定字线(例如说WL1)的一个存储格102被过擦除(overerase)而使存储格102具有不稳定位时，存储格102会产生一个漏电流，使得其它与位线BL1连结的存储格(例如存储格104与存储格106等等)，即使各自连结到不同字线WL0与WL2，也会受到存储格102的漏电流的影响，而具有错误的数据，造成该堆叠栅极闪存阵列中所存储的数据发生错误。对于具有不稳定位的存储格102，产生漏电流的原因是因为存储格102的阈值电压变为负值。
当上述的堆叠栅极闪存阵列在读取动作时，其速度就如同一般的只读存储器。但是当其阵列中有一个不稳定位产生漏电流时，此时若要执行写入动作，则必须将存储格原本的数据擦除，然后再写入新的数据，但因为上述现有的阵列是共源极线，所以其擦除方式是一次擦除所有位格的数据，所以需耗费较长的时间，此为现有堆叠栅极闪存阵列的一个缺点。
此外，由于闪存的电气充放电特性，使得其读写次数有物理上的限制。对一个闪存区块的读写，制造厂商会在内部韧体做到读写次数的计数，当达到读写指定的最高次数时，就会把那一块区块标定为不再使用的区域，所以闪存阵列有可能在极度频繁的使用下，容量越用越小。此时对于闪存的使用管理，是一个重要的课题，包括如坏区块的位置记录与取代，以及读写次数的计数，还有读出数据的错误侦测与更正等。因为一般闪存的读写可用次数，约在十万次左右，故减少上述擦除次数可增加存储器的寿命。
发明内容
因此本发明的目的就是提供一种堆叠栅极闪存阵列电路设计及制造方法，避免因不稳定字节产生的漏电流所造成的数据错误。
本发明的另一个目的是提供堆叠栅极闪存阵列电路设计及制造方法，它可以减少擦除次数并增加该闪存的使用寿命。
为了达成前述的目的，本发明提出一种堆叠栅极闪存阵列电路设计及制造方法，来避免上述错误情形的发生。在本发明中，现有的一个存储格的一位线被分为两独立的位线，而现有的两字线则透过一个独立的晶体管的栅极被连结在一起。如此当在新式的堆叠栅极闪存阵列电路中，某存储格发生漏电流的情形时，对于其它与该存储格具有相同位线、不同字线的存储格，因为位线已分开，而且连结两字线的该晶体管也会阻断该漏电流的传递，因此该漏电流不会影响到其它存储格。因此在新式的堆叠栅极快闪阵电路中，在执行写入或擦除动作时，不会有由不稳定位产生的漏电流影响阵列的情形发生。
本发明采用上述发明的一种新式堆叠栅极闪存阵列电路设计及制造方法，因此可避免因不稳定字节产生的漏电流所造成的数据错误的影响，也可减少擦除次数并增加该闪存的使用寿命。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1是现有的堆叠栅极闪存阵列电路图；图2是依照本发明一较佳实施例的堆叠栅极闪存阵列电路图；以及图3是依照本发明一较佳实施例的堆叠栅极闪存装置电路图。
图式标记说明102、104、106、204存储格202独立的晶体管组200堆叠栅极闪存阵列300堆叠栅极闪存装置
302 304解码器BL位线WL字线BLS位信号WLS字信号具体实施方式
图2是依照本发明的一个较佳实施例的堆叠栅极闪存阵列电路图，请参照图2。
一种新式的堆叠栅极闪存阵列200，包括一个2N行2M列的由晶体管所构成的存储格，以一组位线(BL)包括图2中的BL0到BL2M+1-1、一组字线(WL)包括图中的WL0到WL2N-1-1、一组2N-1行独立晶体管组202以及共源极线SL将这些存储格连结起来。对于每一列(例如第1列)，其中第1行与第4行、第5行与第8行乃至于第4A+1行与第4A+4行(A等于0、1、2、3等等)一直到第2N-3行与第2N行的存储格，所有这些存储格的漏极互相连结成为一个位线(例如第1列的存储格依此方法形成的位线为BL0)，同时，对于此列(例如第1列)，其中第2行存储格与第3行、第6行与第7行乃至于第4A+2行与第4A+3行，一直到第2N-2行与第2N-1行的存储格，所有这些存储格的漏极互相连结成为一个位线(例如第1列的存储格依此方法形成的位线为BL1)。
在此阵列中，所有同一行的存储格的栅极皆互相连结，其中第1行存储格的栅极与第2行存储格的栅极，共同连接到行独立晶体管组202其中的第1个晶体管的栅极。以此类推，此阵列中的第3行与第4行存储格的栅极，共同连接到独立的晶体管组202其中的第2个晶体管的栅极。此阵列中的第2B-1行与第2B行(B等于1、2、3等等到2N-2)存储格的栅极，共同连接到独立的晶体管组202其中的第B个晶体管的栅极。
在本发明一个较佳实施例中的堆叠栅极闪存阵列，所有同一行的存储格的源极皆互相连结，其中第1行存储格的源极与第2行存储格的源极，共同连接到行独立晶体管组202其中的第1个晶体管的漏极。以此类推，此阵列中的第3行与第4行存储格的源极，共同连接到独立的晶体管组202其中的第2个晶体管的漏极。此阵列中的第2C-1行与第2C行(C等于1、2、3等等到2N-2)存储格的源极，共同连接到独立的晶体管组202其中的第C个晶体管的漏极。之后所有独立的晶体管组202的晶体管的源极互相连结到共源极线SL。
在图2的阵列中，当某存储格，例如说第3行第2列的存储格204变成不稳定位时，因为存储格204连接到位线BL3与字线WL1，此漏电流只会在与位线BL3连接的存储格之间传递，但此时因为与各字线WL1以外连接的存储格皆经由独立的晶体管组202的某一个晶体管互相隔开，因此该漏电流无法在连接到位线BL3上的存储格之间传递，因此该漏电流不会影响到其它存储格。因此在新式的阵列中，在执行写入或擦除动作时，不会有由不稳定位产生的漏电流影响阵列的情形发生。
因此，当上述的阵列中有一个不稳定位产生一个漏电流时，此漏电流并不会影响到其它的存储格，此时若要执行写入动作，则不须将存储格原本的数据擦除，即可执行写入新的数据，所以可以节省许多擦除时间，此为本发明堆叠栅极闪存阵列的一个优点。
图3是本发明的堆叠栅极闪存装置电路图，依照本发明一个较佳实施例。以下，请参照图3。
在图3中，绘示图2中的堆叠栅极闪存200的应用方法与装置。在一个存储器装置300中，对所有堆叠栅极闪存阵列200的位线组及字线组，分别均需一组位线解码器302，以及一组字线解码器304。位线解码器302，用以耦接一个位信号BLS，解码后经由多个条位线BL0到BL2M-1-1其中之一，输出一个位对选择信号。字线解码器304，用以耦接一个字符信号WLS，解码后经由多个条字线WL0到WL2N-1-1其中之一，输出一个字选择信号。如此，通过位线解码器302的位对选择信号，用以选择堆叠栅极闪存阵列200中的一列，并通过字线解码器304的字选择信号，选择堆叠栅极闪存阵列200中一行的一晶体管，用以进行堆叠栅极闪存阵列200的读取与程序化的操作。
本发明相对于现有的发明，需要两倍的位线解码器302以及半数的字线解码器304。当位线解码器302在芯片中所占的面积小于字线解码器304所占的面积时，本发明所制造出的存储器芯片面积小于由现有技术所制造出的存储器芯片面积。
如上所述，依照本发明所提出的堆叠栅极闪存阵列及装置，当其阵列中有一个不稳定位产生一个漏电流时，此漏电流并不会影响到其它的存储格，此时若要执行写入动作，则不须将存储格原本的数据擦除，即可执行写入新的数据，所以可以节省许多擦除时间，此为本发明堆叠栅极闪存阵列的一个优点。
另外，对本发明的堆叠栅极闪存装置，它的位线解码器以及字线解码器，相对于现有的发明，需要两倍的位线解码器以及半数的字线解码器。当位线解码器在芯片中所占的面积小于字线解码器所占的面积时，本发明所制造出的存储器芯片面积小于由现有技术所制造出的存储器芯片面积，此为本发明堆叠栅极闪存阵列的另一个优点。
虽然本发明已以一个较佳实施例披露如上，然其并非用以限定本发明，本专业技术人员在不脱离本发明的精神和范围的情况下，可进行适当的更动与润饰，因此本发明的保护范围由后附的权利要求来限定。
权利要求
1.一种堆叠栅极闪存阵列，其包括多个晶体管，这些晶体管以多行与多列的方式排列，其中，在所述每一列中的这些晶体管，每两个相邻的晶体管为一个晶体管对，其中在该晶体管对中的两个晶体管的一个源/漏极相互耦接，而该晶体管对中的一个晶体管的另一个源/漏极耦接至一第一位线，另外一个晶体管的另一个源/漏极耦接至一第二位线；以及多个行独立晶体管，其中每一行独立晶体管对应于由在同一所述列中的晶体管对中的一个，其中每一行独立晶体管的一个漏/源极耦接到对应于该行独立晶体管的该晶体管对的源/漏极相互耦接的一个接点，其中对应于该行独立晶体管的该晶体管对中的一个晶体管的一个栅极耦接到一字线，而对应于该行独立晶体管的该晶体管对中的另一个晶体管的栅极经由对应的该行独立晶体管的栅极耦接到该字线。
2.一种堆叠栅极闪存阵列，其包括多个晶体管列，每一列中每两个相邻的晶体管为一个晶体管对，其中在该晶体管对中的两个晶体管的一个源/漏极相互耦接，而该晶体管对中的一个晶体管的另一个源/漏极耦接至一第一位线，另外一个晶体管的另一个源/漏极耦接至一第二位线；以及多个行独立晶体管，其中所有这些行独立晶体管的一源/漏极耦接到一个共源极线，每一个该行独立晶体管对应于由在同一所述列中的晶体管对中的一个，其中每一个行独立晶体管的一个漏/源极耦接到对应于该行独立晶体管的晶体管对的该源/漏极相互耦接的接点，其中对应于该行独立晶体管的晶体管对中的一个晶体管的栅极耦接到一字线，而对应于该行独立晶体管的晶体管对中的另一个晶体管的栅极经由对应的该行独立晶体管的栅极耦接到该字线。
3.一种堆叠栅极闪存装置，包括一位线解码器，用以耦接一位信号，解码后经由多条位线中的一个来输出一个位对选择信号；一字线解码器，用以耦接一字信号，解码后经由多条字线中的一个来输出一个字选择信号；一堆叠栅极闪存阵列，其中包括多个晶体管列，每一列中每两个相邻的晶体管为一个晶体管对，其中在该晶体管对中的所述两个晶体管的一源/漏极相互耦接，而该晶体管对中的一个晶体管的另一个源/漏极耦接至一第一位线，另外一个晶体管的另一个源/漏极耦接至一第二位线；以及多个行独立晶体管，其中所有这些行独立晶体管的一个源/漏极耦接到一个共源极线，每一个该行独立晶体管对应于在同一所述列中的一个晶体管对，其中每一个行独立晶体管的一个漏/源极耦接到对应于该行独立晶体管的一个该晶体管对的该源/漏极相互耦接的一接点，其中对应于该行独立晶体管之一的该晶体管对中的一个晶体管的一个栅极耦接到一字线，而对应于该行独立晶体管的该晶体管对中的另一个晶体管的栅极经由对应的该行独立晶体管的栅极耦接到该字线，其中通过该位线解码器的该位对选择信号，用以选择所述晶体管列中的一列，并通过该字线解码器的该字选择信号选择一个该行独立晶体管与其对应的该晶体管对中的一个晶体管，用以进行该堆叠栅极闪存装置的读取与程序化的操作。
全文摘要
一种堆叠栅极闪存阵列，当其中具有某一个特定位线及字线的某一个存储格被过擦除而使该存储格具有不稳定位时，其它与此存储格具有相同位线、不同字线的存储格不会受到此存储格的漏电流的影响，从而不会使整个堆叠栅极闪存阵列中所存储的数据发生错误。在此阵列中，存储格的一个位线被分为两独立的位线，而两相邻的字线则通过一个晶体管的栅极被连结成一行。如此在此阵列中，某存储格发生漏电流的情形时，对于其它与该存储格具有相同位线、不同字线的存储格，因为位线已分开，而且连结两相邻字线的晶体管也会阻断该漏电流，因此该漏电流不会影响到其它存储格。因此在新式的阵列中，在执行写入或擦除操作时，不会有不稳定位产生的漏电流影响阵列。
文档编号G11C11/34GK1553506SQ0314318
公开日2004年12月8日 申请日期2003年6月5日 优先权日2003年6月5日
发明者黄仲盟 申请人:华邦电子股份有限公司