具有可调温度灵敏度的低功率参考电流发生器的制造方法

具有可调温度灵敏度的低功率参考电流发生器的制造方法
【专利摘要】提供了一种改进的参考电流发生器。电压差发生器生成相隔相对小的电势的两个电压。这两个接近地分隔开的电压被施加至具有相对大的阻抗值的电阻元件两端，以产生小且稳定的参考电流。这产生一种节能、温度补偿的参考电流发生器。
【专利说明】具有可调温度灵敏度的低功率参考电流发生器
[0001]相关申请的交叉引用
[0002]本申请要求于2012年5月16日提交的美国发明专利申请N0.13/472，870的优先权，同时要求于2011年5月20日提交的美国临时申请N0.61/488，169以及于2011年6月27日提交的美国临时申请N0.61/501，378的优先权。以上申请中的每个申请的全部公开内容通过引用合并到本文中。
【技术领域】
[0003]本发明总体上涉及集成电路中使用的电流参考电路，并且尤其涉及支持功率降低的集成电路拓扑。
【背景技术】
[0004]一般而言，在以下说明书中，我们将以斜体表示低功率电流参考设计领域中的技术人员应该熟悉的本领域的每个专用术语的第一次出现。另外，当我们首次介绍我们认为是新的或在我们认为是新的环境中将使用的术语时，我们将以粗体表示该术语并且提供我们意图应用于该术语的定义。另外，在本说明书中，当指出信号、信号标志、状态位或类似设备呈现为其逻辑真或逻辑假状态时，有时我们将分别使用术语“廣纟和
“否定(/1呀《鉍)”,并且使用术语“_来表示信号从一个逻辑状态到另
一逻辑状态的逻辑反转。可选地,我们可以将互斥的“本次《)”状态称作逻辑ο和逻辑I。当然，众所周知的，通过对全部这样的信号的逻辑含义取反能够获得一致的系统操作，使得本文中描述为逻辑真的信号变成逻辑假，反之亦然。另外，在这样的系统中，选择哪些具体电压电平来表示每 个逻辑状态毫无关系。
[0005]随着电池供电装置的激增，功率消耗对于电路设计者变成关键问题。支持功率降低的电路拓扑在延长电池寿命方面是相当有价值的。由于所有模拟电子设备都需要用于正确操作的偏置电流，所以参考电生实际上存在于任何集成电路中。该参考电流通常也是温度补偿的，使得电流对温度基本上不敏感或与绝对温度成比例(uPTArT )或与绝对温度互补(uCTAr )?大多数参考电流发生器由于饱和晶体管和相对小的电阻器的大量使用而消耗相当大的功率。
[0006]可以以各种各样的方式生成参考电流。图1和图2示出了两个现有技术示例。在图1所示的一个这样的现有技术示例参考电流发生器电路10中，可以利用缓冲器14对来自参考电压发生器(例如，带隙参考电压发生器)12的电压进行放大并且将其施加至电阻器16两端。带隙参考电压发生器12和电阻器16对温度均是相当不敏感的，并且可以对它们进行调节以实现期望的温度灵敏度(例如，零温度灵敏度、PTAT, CTAT)。然而，参考电流发生器电路10消耗相当大的功率。电压发生器12汲取(draw)相当大的功率，标称上为一微安(IyA)量级。大电压与相对小的电阻器相结合的这种组合产生过多的电流汲取。在假定1.25V的典型带隙参考电压和IOOkQ的典型片上电阻器的情况下，参考电流发生器电路10消耗1.25/100e3=12.5μ A的参考电流。该电流远远超过了许多现代电池供电装置所施加的极限。
[0007]类似地，图2中示出的结构在可实现好的温度灵敏度方面也是典型的。然而，参考电流发生器电路18中的有源器件工作于饱和区并且通常会汲取远大于I μ A的电流。
[0008]考虑到电流参考发生器的广泛使用以及这些电路的相当大的功率需求，我们主张需要一种用于超低功率的温度补偿的参考电流发生器的改进的方法和设备。这样的方法和设备对于在诸如电池供电的电子设备的功率敏感系统中使用是重要的。

【发明内容】

[0009]根据本公开内容的优选实施方式，提供了一种用于生成参考电流的电路，该电路包括用于提供第一电压和第二电压的电压差发生器。电压差发生器包括用于供应第一供应电压的参考电压发生器。电压差发生器还包括电耦接至第一供应电压的电压缓冲放大器，并且该电压缓冲放大器用于供应第二供应电压。电压差发生器还包括电耦接至第二供应电压的电压梯(voltage ladder)，并且该电压梯用于供应第一电压和第二电压。所述用于生成参考电流的电路还包括电耦接至第一电压的第一缓冲器。第一缓冲器用于供应第三电压。第一缓冲器包括第一放大器，该第一放大器用于接收第一电压和第三电压并且将第一电压和第三电压进行比较。响应于该比较，第一放大器输出第一控制电压。第一缓冲器还包括第一晶体管器件，该第一晶体管器件用于接收第一控制电压并且作为响应提供第三电压。所述用于生成参考电流的电路还包括电耦接至第二电压的第二缓冲器。第二缓冲器用于提供第四电压。第二缓冲器包括第二放大器。第二放大器用于接收第二电压和第四电压并且将第二电压和第四电压进行比较。响应于该比较，第二放大器输出第二控制电压。第二缓冲器还包括第二晶体管器件，该第二晶体管器件用于接收第二控制电压并且作为响应供应第四电压。所述用于生成参考电流的电路还包括电耦接于第三电压和第四电压之间的电阻元件。电阻元件用于生成作为第三电压和第四电压的函数的参考电流。
[0010]在一个其它实施方式中，提供了一种用于生成参考电流的电路，该电路包括电压差发生器。电压差发生器用于供应第一电压和第二电压。所述用于生成参考电流的电路还包括电耦接至第一电压的第一缓冲器。第一缓冲器用于供应第三电压。所述用于生成参考电流的电路还包括电耦接至第二电压的第二缓冲器。第二缓冲器用于供应第四电压。所述用于生成参考电流的电路还包括电耦接于第三电压和第四电压之间的电阻元件。该电阻元件用于生成作为第三电压和第四电压的函数的参考电流。
[0011]我们主张本公开内容的这些实施方式中的每个实施方式提供超低功率的温度补偿的参考电流发生器，该发生器的性能通常能够比得上最优的现有技术，而与这样的现有技术的已知实现相比，需要较少的电路并且消耗较少功率。
【专利附图】

【附图说明】
[0012]本文所描述的附图仅用于示出所选实施方式而非所有可能的实现的目的，并且不意在限制本公开内容的范围。
[0013]图1以框图形式示出了现有技术的参考电流发生器电路的实施方式；[0014]图2以框图形式示出了现有技术的参考电流发生器电路的另一实施方式；
[0015]图3以框图形式示出了根据本公开内容的参考电流发生器电路的实施方式；
[0016]图4以框图形式示出了根据本公开内容的参考电流发生器电路的另一实施方式；
[0017]图5以框图形式示出了根据图4中所示的公开内容的参考电流发生器电路的更详细实现；
[0018]图6以框图形式示出了在根据图3、图4、图5以及图7中所示的公开内容的参考电流发生器的实施方式中使用的示例性的基于晶体管的电阻元件；以及
[0019]图7以框图形式示出了根据图4中所示的公开内容的参考电流发生器电路的另一更详细实现。
[0020]在附图中，相似元件将尽可能类似地标记。然而，该实践仅为了便于参考并且避免不必要的附图标记的激增，而并不意在暗示或示教本公开内容要求若干实施方式中的功能或结构中的一致性。
【具体实施方式】
[0021]描述一种新的参考电流发生器，其与现有的电流参考发生器相比汲取明显较少的功率(例如，少10-1000倍的量级)而仍然实现显著的温度补偿。本申请中先前描述的现有技术的方法能够实现良好的温度灵敏度。然而，该实现是以消耗的功率超过电流预算为毫微安量级的超低功率集成电路的低功率需求为代价来达到的。公开了新的参考电流发生器拓扑，该参考电流发生器拓扑在实现最小功率的同时仍然保持良好的温度灵敏度。如图1中所示的架构一样，本申请的新的参考电流发生器将电压施加至电阻元件两端以生成参考电流。然而，代替生成相对 大的电压来施加至相对小的电阻器两端(其导致高电流汲取)，新的参考电流发生器提供值相对接近的两个电压并且将这些电压施加至具有相对高的阻抗值(例如，大于1ΜΩ )的电阻元件两端。将相对小的电压差施加至相对大的值的电阻元件两端提供了改进很多的功率效率。
[0022]根据本公开内容的实施方式，图3呈现了示出参考电流发生器20的框图。参考电流发生器20包括电压差发生器22，电压差发生器22生成在图3中被标记为V_24和Vb()t26的两个接近地分隔开的(closely separated)的电压。这两个电压Vt()p24和Vb()t26被施加至电阻元件28的两端，以产生图3中被标记为IMf的期望的参考电流。作为示例，假定由电压差发生器22生成的电压处于相差IOmV的两个不同电势。进一步假定电阻元件28具有50ΜΩ的阻抗值。在这些情况下，参考电流发生器20产生200皮安(200pA)的相对小的参考电流Iref (被计算为0.01V/50e6 Ω )。
[0023]类似地，根据本公开内容的另一实施方式，图4呈现了示出参考电流发生器30的框图。参考电流发生器30包括电压差发生器22。如在图3中的实施方式中，电压差发生器22生成在图4中被标记为V_24和Vb(rt26的两个接近地分隔开的电压。通过上缓冲器32和下缓冲器34对这两个接近地分隔开的电压Vt()p24和Vb(rt26进行缓冲。所获得的来自上缓冲器32和下缓冲器34的输出电压被施加至电阻元件28两端，以产生图4中被标记为IMf的期望参考电流。对于本领域的技术人员而言，电压缓冲放大器(上缓冲器32和下缓冲器34)的设计技术是已知的。示例性替代实施方式可以包括诸如
共漏极放大器(也称为源被廣燧器)的电路，或诸如以#位禮^配置连接的差分放大器的更复杂的电路。然而，为了使功率最小化，通常理想的是，利用具有亚阈值偏置晶体管(sub-threshold-biased transistors)的电路拓扑。同样，为了隔离和性能原因，通常
理想的是，利用通常与这些类型的缓冲放大器相关联的具有高庳和祗庳矣餘
政的电路。关于电压差发生器22和电阻元件28的设计的更详细讨论可以在后续部分中找到。
[0024]图5更详细地示出了图4中示出的本申请的参考电流发生器的实施方式的示例性实现。参考电流发生器36包括电压差发生器22。电压差发生器22生成两个接近地分隔开的电压Vt()p24和Vb(rt26，并且以最小的功率消耗生成Vt()p24和Vb()t26。根据本串请以及环境，可以将接近地分隔开的电压表征为差别在约I晕伏与I伏之间(优选地在约5晕伏与500毫伏之间)的范围内的电压电势。通过示例，振荡器的第一代原型包括具有在20毫伏至50毫伏范围内接近地分隔开的电压的电压差发生器22。从多个串联连接的电阻元件中的两个所选节点，来生成两个接近地分隔开的电压V_24和Vb()t26。被构造为一堆串联连接的电阻电路元件(例如电阻器)的该电压梯能够生成多个电压，该多个电压处于相差仅若干毫伏的电势。然而，用于实现期望的电压差所需的电阻器会非常大且利用现代半导体科技和技术是无法做到的。例如，针对电压梯考虑1.8V的供应电压和IOOpA的目标电流预算。在该示例性情况下，串联连接的电阻器堆的总电阻必须是186Ω。在当前的0.18 μ m的制造工艺下，这样的电阻器将需要大于IOOmm2的芯片面积。
[0025]可选地，优选将电压梯实现为二;被##法对?晶体管的串联连接堆，其在图5中示出为NMOS器件38、40、42和44。如NMOS器件42和NMOS器件44之间的省略号所示，可以将另外的二极管接法的晶 体管置于该串联连接堆中，以便将所选择的电压调节至期望的电势。在所示实施方式中，电压V_24是NMOS晶体管38和NMOS晶体管40之间的节点上形成的电压电势。类似地，电压Vb()t26是NMOS晶体管40和NMOS晶体管42之间的节点上形成的电压电势。利用二极管接法的晶体管的串联连接堆来生成V_24和Vb(rt26是重要的，这是因为其确保V_24和Vb(rt26之间的电压差相对较小。利用二极管接法的晶体管的串联连接堆来生成V_24和Vb(rt26还确保V_24的电压值大于Vb()t26的电压值。根据特定环境下的特定实现的需求和规格，可以使用其它泫。为了使功率最小化，通常理想的是，使用具有亚阈值偏置晶体管的电路拓扑。然而，本领域的技术人员将认识到，可以实现类似的电路拓扑而不具有亚阈值偏置晶体管，尽管这样不能实现功率的绝对最小化。已知，在全部器件基本上等同的情况下，亚阈值偏置的二极管接法的晶体管堆的内部节点电压是温度不敏感的。另外，通过调整串联连接堆中的器件的大小能够使得内部节点电压为PTAT或CTAT，从而简化了温度补偿处理。另外，理想的是，利用类似的电路结构而非独立的结构来生成V_24和Vb()t26，从而确保它们直接追踪彼此在制造工艺中发生的工艺变化、温度变化以及电压变化。使用PMOS器件是二极管堆的可行替代实施方式。
[0026]根据本公开内容，接近地分隔开的电压V_24和Vbtrt26分别各自驱动在图4、图5和图7中示出为上缓冲器32和下缓冲器34的缓冲放大器。因此，理想的是，选择具有基本上大于地电势且基本上小于供应电压的值的Vt()p24和Vb(rt26。这具有在
高增益区域(high gain region )中偏置每个缓冲放大器的理想效果。
[0027]上缓冲器32包括两级，第一级包括放大器电路46而第二级包括NMOS器件48。可以利用本领域的技术人员已知的技术(例如之前提到的那些技术，其可以包括诸如共漏极放大器(也称为源极跟随器)的示例性电路或者诸如以单位增益配置连接的差分放大器的更复杂的电路)来实现放大器电路46。放大器电路46被配置成利用负反馈来使得NMOS器件48的源极的电压与放大器电路46的正输入端处的V_24相同。放大器电路46对NMOS器件48的栅极处的电压进行调节，以保持NMOS器件48的源极处的电压基本上恒定，该电压基本上等于Vt()p24。
[0028]与上缓冲器32类似，下缓冲器34包括两级，第一级包括放大器电路50，而第二级包括PMOS器件52。再者，放大器电路50被配置成利用负反馈。下缓冲器34与上缓冲器32的区别在于:使用PMOS器件以及利用负反馈使得PMOS器件52的源极的电压与放大器电路50的正输入端处的Vb()t26相同。放大器电路50调节PMOS器件52的栅极处的电压，以保持PMOS器件52的源极处的电压基本上恒定，该电压基本上等于Vb()t26。从而，将V_24和Vb(rt26的缓冲后的变形施加至电阻元件28两端。
[0029]电阻元件28必须提供非常大的阻抗(通常>1ΜΩ )以确保最小功率，并且应该具有相对小且主要为线性的温度灵敏度以允许温度补偿。如果晶体管偏置在亚阈值区域内，则晶体管可用作电阻元件并且可以实现非常高的阻抗。然而，晶体管趋于对温度具有大的非线性灵敏度。多晶硅电阻器由于能够被制成具有相当高的阻抗并且具有小且相对线性的温度灵敏度而更有吸引力。例如，可以利用远小于0.5mm2的芯片面积以0.18 μ m工艺来制造10ΜΩ的P型多晶硅电阻器。
[0030]也可以利用电流电压特性与电阻器类似的各种基于晶体管的拓扑，来在较小面积内实现电阻元件28。根据本公开内容的实施方式，在图6中示出这样的基于晶体管的拓扑54。基于晶体管的拓扑54能够在端子“pOS”56和端子“neg” 58之间生成如同电阻器的非常高阻抗的装置。电阻元件28可以在小面积内实现，并且在NMOS器件60和NMOS器件62偏置在亚阈值区域内的情况下具有最小功率。然而，应该注意，线性度通常将不会与通常通过传统电阻器(例如之前讨论的多晶硅电阻器)实现的线性度相匹配。
[0031]图7示出了本申请的参考电流发生器64的另一详细实施方式。参考电流发生器64包含如之前公开的电压差发生器66，电压差发生器66生成两个接近地分隔开的电压V_24和Vb()t26。如之前所公开的，接近地分隔开的电压V_24和Vb()t26分别各自对缓冲放大器(具体地，上缓冲器32和下缓冲器34)进行驱动。上缓冲器32和下缓冲器34如之前所公开的那样同样运行。除之前讨论的串联连接的二极管接法的晶体管堆之外，电压差发生器66包括由NMOS晶体管68和70表示的两晶体管参考电压发生器以及电压缓冲器72。该两晶体管参考电压发生器为串联连接的二极管接法的晶体管堆提供基本上稳定的供应电压。NMOS器件70和NMOS器件68工作在^^存.(weak inversion )模式下或亚阈值区域内，从
而与现有设计相比大幅降低功率消耗。可以利用本领域的技术人员已知的技术(包括包含美国专利申请12/823，160中所描述的两晶体管参考电压发生器的变型的电路，该申请的全部内容通过引用合并到本文中)来生成稳定的供应电压。电压缓冲放大器72接收由上述两晶体管参考电压发生器所生成的基本上稳定的供应电压，并且驱动电压梯的供应电压输入，从而将电压梯的负载与参考电压发生器隔离。可以利用任何已知的技术(包括本文所公开的技术)来设计电压缓冲放大器72。然而，为了使功率最小化，通常理想的是，利用具有亚阈值偏置晶体管的电路拓扑。同样，为了隔离和性能原因，通常理想的是，利用通常与这些类型的缓冲放大器相关联的具有高阻抗输入和低阻抗输出的电路。图7还示出了电流镜74。电阻元件28被设置为与二极管接法的PMOS器件76串联，从而PMOS器件76将参考电流IMf镜像至PMOS器件78。本领域的技术人员将理解，尽管通常利用亚阈值偏置晶体管来使相关功率最小化，然而电流镜74可以是许多不同变型之一。
[0032]当设计参考电流发生器时，通常理想的是，将参考电流的温度灵敏度调整至目标值。虽然使电流遵循与绝对温度成比例(PTAT)的特性或与绝对温度互补(CTAT)的特性也是有用的，但是通常理想的是，使温度灵敏度最小化。芯片设计者可以改变若干设计变量的温度灵敏度来实现期望的温度灵敏度。例如，可以基于图6中所示的电阻元件28的温度灵敏度来选择电阻元件28。已知一些电阻器的阻抗随温度增大，而其它电阻器的阻抗随温度减小。可选地，图3、图4、图5和图7中所示的V_24-Vb()t26的温度灵敏度为高线性的并且可以通过调整堆中的二极管接法的晶体管的大小来简单地将温度灵敏度从CTAT改变为PTAT0可以通过调整图7所示的两晶体管参考电压发生器的NMOS晶体管68和70的大小来实现温度灵敏度的类似改变。本领域的技术人员将理解，上述PTAT和CTAT适应性改变是通过其可以调整诸如本文所描述的那些电路以使电流遵循PTAT或CTAT特性的方法的连续体的示例。也可以改变缓冲器和电流镜结构的温度灵敏度以实现目标温度灵敏度。本领域的技术人员可以利用上述设计技术与其它已知技术的组合来实现期望的温度灵敏度。
[0033]在题为“A 0.9%/V, 82ppm/ 5C> 25.5nff CMOS Oscillator for Ultra-Low PowerSensing Systems”(其主题的全部内容通过引用清楚地合并到本文中)的未出版的原稿中描述了振荡器的第一代原型。该振荡器消耗仅25nW并且在T=0°C至T=40°C的温度范围内具有仅82ppm/°C的温度灵敏度，这使得其成为当前一代片上振荡器的超低功率替代者。我们的第二代原型振荡器以近似InA的电流汲取运行。
[0034]因此，显然本申请提供了一种用于超低功率温度补偿的参考电流发生器的改进方法和设备。特别地，我们认为本申请的方法和设备提供了总体上能够比得上最优的现有技术的性能，而与这样的现有技术的已知实现相比需要较少电路且消耗较少功率。因此，我们认为本公开内容将全部这样的变型和修改包括在所附权利要求的范围内。
【权利要求】
1.一种用于生成参考电流的电路，所述电路包括: 电压差发生器，用于供应第一电压和第二电压，所述电压差发生器包括: 参考电压发生器，用于供应第一供应电压； 电压缓冲放大器，其电耦接至所述第一供应电压并且用于供应第二供应电压；以及电压梯，其电耦接至所述第二供应电压并且用于供应所述第一电压和所述第二电压；第一缓冲器，其电耦接至所述第一电压，所述第一缓冲器用于供应第三电压，所述第一缓冲器包括: 第一放大器，所述第一放大器用于: 接收所述第一电压； 接收所述第三电压；以及 将所述第一电压与所述第三电压进行比较，并且作为响应输出第一控制电压；以及第一晶体管器件，用于接收所述第一控制电压，并且作为响应供应所述第三电压；第二缓冲器，其电耦接至所述第二电压，所述第二缓冲器用于供应第四电压，所述第二缓冲器包括: 第二放大器，所述第二放大器用于: 接收所述第二电压； 接收所述第四电压；以及 将所述第二电压与所述第四电压进行比较，并且作为响应输出第二控制电压；以及第二晶体管器件，用于接收所述第二控制电压，并且作为响应供应所述第四电压；以及电阻元件，其电耦接在所述第三电压和所述第四电压之间，所述电阻元件用于生成作为所述第三电压和所述第四电压的函数的参考电流。
2.根据权利要求1所述的电路，其中，所述第一电压和所述第二电压的特征还在于接近地分隔开。
3.根据权利要求1所述的电路，其中，所述参考电压发生器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
4.根据权利要求3所述的电路，其中，所述多个晶体管器件的特征还在于是多个选自NMOS晶体管器件或PMOS晶体管器件之一的晶体管器件。
5.根据权利要求1所述的电路，其中，所述电压缓冲放大器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
6.根据权利要求1所述的电路，其中，所述电压梯的特征还在于包括工作在亚阈值域内的多个串联连接的电阻电路元件。
7.根据权利要求6所述的电路，其中，所述多个串联连接的电阻电路元件的特征还在于是选自二极管接法的NMOS器件或二极管接法PMOS器件之一。
8.根据权利要求1所述的电路，其中，所述第一放大器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
9.根据权利要求1所述的电路，其中，所述第一晶体管器件的特征还在于工作在亚阈值区域内。
10.根据权利要求1所述的电路，其中，所述第二放大器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
11.根据权利要求1所述的电路，其中，所述第二晶体管器件的特征还在于工作在亚阈值区域内。
12.根据权利要求1所述的电路，其中，所述电阻元件的特征还在于是工作在亚阈值区域内的多个晶体管。
13.根据权利要求12所述的电路，其中，所述多个晶体管的特征还在于包括选自NMOS器件或PMOS器件之一的器件。
14.根据权利要求1所述的电路，其中，至少对所述电压差发生器、所述第一缓冲器、所述第二缓冲器以及所述电阻元件中所选择的一个进行调节以至少实现最小温度灵敏度、与绝对温度成比例的特性以及与绝对温度互补的特性中所选择的一个。
15.一种用于生成参考电流的电路，所述电路包括: 电压差发生器，用于供应第一电压和第二电压； 第一缓冲器，其电耦接至所述第一电压，所述第一缓冲器用于供应第三电压； 第二缓冲器，其电耦接至所述第二电压，所述第二缓冲器用于供应第四电压；以及电阻元件，其电耦接于所述第三电压和所述第四电压之间，所述电阻元件用于生成作为所述第三电压和所述第四电压的函数的参考电流。
16.根据权利要求15所述的电路，其中，所述电压差发生器的特征还在于包括: 参考电压发生器，用于供应第一供应电压； 电压缓冲放大器，其电耦接至所述第一供应电压并且用于供应第二供应电压；以及 电压梯，其电耦接至所述第二供应电压并且用于供应所述第一电压和所述第二电压。
17.根据权利要求16所述的电路，其中，所述第一缓冲器的特征还在于包括: 第一放大器，所述第一放大器用于: 接收所述第一电压； 接收所述第三电压；以及 将所述第一电压和所述第三电压进行比较，并且作为响应输出第一控制电压；以及 NMOS器件，用于接收所述第一控制电压，并且作为响应供应所述第三电压。
18.根据权利要求17所述的电路，其中，所述第二缓冲器的特征还在于包括: 第二放大器，所述第二放大器用于: 接收所述第二电压； 接收所述第四电压；以及 将所述第二电压和所述第四电压进行比较，并且作为响应输出第二控制电压；以及 PMOS器件，用于接收所述第二控制电压，并且作为响应供应所述第四电压。
19.根据权利要求15所述的电路，其中，所述第一电压和所述第二电压的特征还在于是接近地分隔开的。
20.根据权利要求16所述的电路，其中，所述参考电压发生器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
21.根据权利要求20所述的电路，其中，所述多个晶体管器件的特征还在于是多个选自NMOS晶体管器件或PMOS晶体管器件之一的晶体管器件。
22.根据权利要求16所述的电路，其中，所述电压缓冲放大器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
23.根据权利要求16所述的电路，其中，所述电压梯的特征还在于包括工作在亚阈值区域内的多个串联连接的电阻电路元件。
24.根据权利要求23所述的电路，其中，所述多个串联连接的电阻电路元件的特征还在于是选自二极管接法的NMOS器件或二极管接法的PMOS器件之一。
25.根据权利要求17所述的电路，其中，所述第一放大器的特征还在于为包括工作在亚阈值区域内的多个晶体管器件。
26.根据权利要求17所述的电路，其中，所述第一晶体管器件的特征还在于工作在亚阈值域内。
27.根据权利要求18所述的电路，其中，所述第二放大器的特征还在于包括工作在亚阈值区域内的多个晶体管器件。
28.根据权利要求18所述的电路，其中，所述第二晶体管器件的特征还在于工作在亚阈值区域内。
29.根据权利要求15所述的电路，其中，所述电阻元件的特征还在于是工作在亚阈值区域内的多个晶体管。
30.根据权利要求29所述的电路，其中，所述多个晶体管的特征还在于包括选自NMOS器件或PMOS器件中之一的器件。
31.根据权利要求15所述的电路，其中，至少对所述电压差发生器、所述第一缓冲器、所述第二缓冲器以及所述电阻元件中的所选择的一个进行调节以至少实现最小温度灵敏度、与绝对温度成比例的特性以及与绝对温度互补的特性中所选择的一个。
【文档编号】G11C5/14GK103620683SQ201280031226
【公开日】2014年3月5日 申请日期:2012年5月17日 优先权日:2011年5月20日
【发明者】斯克特·汉森, 丹尼斯·西尔韦斯特, 大卫·布洛乌 申请人:密执安州立大学董事会