信号接收器的制造方法
【专利摘要】本发明提供一种信号接收器，包含有一电流源、一输入有源元件对、以及一电阻对。该电流源提供一电流，其具有一电流值。每一输入有源元件具有一控制端、一第一传导端以及一第二传导端。该输入有源元件对的二个控制端其中之一接收一输入信号，二个第一传导端连接在一起并接收该电流。二个第二传导端其中之一作为一输出端，该输入有源元件对是依据该电流与该输入信号输出一输出信号至一核心电路。每个电阻有一电阻值，分别连接于该二个第二传导端其中之一与一电源线之间。该电阻值与该电流值决定一目标电压值，以使该输出信号的电压摆幅不大于该目标电压值，进而使该核心电路的一操作电压大约等于该目标电压值。
【专利说明】信号接收器
【技术领域】
[0001]本发明是关于信号接收器，尤是关于可耐受高电压信号的信号接收器。
【背景技术】
[0002]随着集成电路制程技术的演进，集成电路中的操作电压持续的降低。然而，新一代的集成电路，往往需要从印刷电路板上，去接收旧一代集成电路所传送过来的外来信号，而外来信号的信号电压可能高过新一代集成电路的操作电压。
[0003]第三代双倍数据率同步动态随机存取存储器1111-6687110111~0110118 0711 &11110 ^811(10111 ^00688 1611107 一般称为 000330狀1)，举例来说，其操作电压规定为1.〖V，而第1代与第2代双倍数据率同步动态随机存取存储器(简称0081与00尺2)的操作电压分别为2.57^1.87。而还没有定案的最新的00财(第四代的00?，甚至规定操作电压低到1.烈。所以举例来说，一个可以同时符合0082/3/4的接收器，就必须能够耐受并处理电压的范围可以从1.2\到1.8乂的输入信号。
[0004]除了考虑耐受高电压信号之外，001？接收器的设计也需要考虑输出电压转换速率(0111:1)111:、011:叫6 816^以仏)、功率损耗(即冊!"(30118111111)1:1011)、信号传递延迟时间(81^1 (161?^)、电路硬件成本(晶圆面积)等等因素。唯有在众多因素中取得最佳化，才是一个良好的电路设计。
【发明内容】
[0005]本发明提出一种信号接收器，包含有一电流源、一输入有源兀件对、以及一电阻对。该电流源提供一电流，其具有一电流值。每一输入有源兀件具有一控制端、一第一传导端以及一第二传导端。该输入有源元件对的这些控制端其中之一接收一输入信号，这些第一传导端连接在一起并接收该电流。这些第二传导端其中之一作为一输出端，该输入有源兀件对依据该电流与该输入信号输出一输出信号至一核心电路。每个电阻有一电阻值，分别连接于这些第二传导端其中之一与一电源线之间。该电阻值与该电流值决定一目标电压值，以使该输出信号的电压摆幅不大于该目标电压值，进而使该核心电路的一操作电压大约等于该目标电压值。
[0006]本发明的还提出一种信号接收器，包含有一第一级放大器与一第二级放大器。该第一级放大器接收一输入信号，并依据一第一电压增益处理该输入信号以提供一第一输出信号，其中该第一级放大器被架构来使该第一输出信号的电压摆幅不大于一预设值。该第二级放大器接收该第一输出信号，并依据一第二电压增益处理该第一输出信号以产生一第二输出信号给一核心电路，其中该第二级放大器被架构来使该第二输出信号的电压摆幅不大于该预设值。该第二电压增益大于该第一电压增益，且该第一电压增益大于1。该核心电路是以一高数字电路电源线与一低数字电路电源线供电，且该预设值大约等于该高数字电路电源线与该低数字电路电源线之间的电压差。
【专利附图】
【附图说明】
[0007]为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的【具体实施方式】作详细说明，其中:
[0008]图1显示采用0083规格通讯的两个集成电路101与102。
[0009]图2显示在本发明的一实施例中的二信号接收器尺」)呖以及1^000，以及一些相关电路。
[0010]图3显示一信号接收器―，可作为图2的信号接收器1^0呖或1^000。
[0011]图4显示图3中的电流源31与52的实施例。
[0012]图中元件标号说明:
[0013]100、200差动放大器
[0014]300缓冲级
[0015]0？1、0？2 触发器
[0016]01延迟电路
[0017]000 ?1X17 接脚
[0018]008+, 008-接脚
[0019]101, 102 集成电路
[0020]11-6？定电流
[0021]1^1, 1^2 尾电流
[0022]0？运算放大器
[0023]？虹^000接合垫
[0024]接合垫
[0025]？謂、？2队？1？、？2？、？3?:、？30、？31、？32 ？108
[0026]1？68、1？謂、1？2队1？2？、1？1？电阻
[0027]008? 000信号接收器
[0028]^信号接收器
[0029]81,82 电流源
[0030]700(1181^81高数字电路电源线
[0031]^1)3X1310^高模拟电路电源线
[0032]信号输入端
[0033]^01+^01-^02+, ^02-差动输出
[0034]信号输出端
[0035]#6？固定参考电压
[0036]788(1181^1低数字电路电源线
[0037]788^118108低模拟电路电源线
【具体实施方式】
[0038]尽管本发明的实施方式是以001？接收器作为例子，但是本发明并不限于此。举例来说，本发明的实施例可能是任何的单端信号接收放大器或是差动信号接收放大器。
[0039]图1显示采用0083规格通讯的两个集成电路101与102。接脚003+与0呢-用来传送或接收以一差动信号所表示的数据选通信号003((1211:21 (1116116 81^0)36)、接脚1X10?007用来传送或接收数据信号。如同0083所规范的，数据选通信号0呢的上升缘与下降缘都可以定义集成电路XI与102从接脚1X10?1X17所传递的一字节数据(0110的读取或写入时间。
[0040]为了能兼顾耐受旧一代集成电路所传送来的较高电压信号与维持高度数据处理速度，依据本发明所实施的一集成电路中至少具备有两种元件:核心元件(001^6 (16^106)以及耐高压元件(卜1油^011:叫6-1:0161^)316 (16^106)。耐高压元件有较高电压耐受力，而核心元件的操作速度比较快。举例来说，核心元件以及耐高压元件都是103元件，而耐高压元件的闸氧化层大于核心元件的闸氧化层。集成电路具有核心电路以及输出入电路，大致分别采用核心元件以及耐高压元件。核心电路并非要完全由核心元件所构成，也可以视电路设计的需求，而采用一些耐高压元件。类似的，输出入电路也并非一定要由耐高压元件所构成，可以视电路设计上的需求，采用一些核心元件。作为集成电路的对外窗口，所以输出入电路具有接合垫，举例来说，接合垫上可以形成焊线，电性连接到集成电路的接脚。
[0041]核心电路大多是数字电路，其大致上由一高数字电路电源线700(1181^11以及一低数字电路电源线％%181仏1所供电；输出入电路大多是模拟电路，其大致上由一高模拟电路电源线700211121108与一低模拟电路电源线所供电。以下并非用来限制本发明的实施例中，数字电路电源线700(1181^11以及与模拟电路电源线700^1的108与％义的108，其电压值分别为1.数字电路电源线788(1181^1与模拟电路电源线％义的108都是价(接地)，因此在集成电路中，可以串联或是并联，或是相互取代。视设计上的需求，输出入电路也可能有部分电路由数字电路电源线700(1181^81以及733(1181^11所供电。当然如果有必要的话，核心电路中的部分电路也可以由模拟电路电源线乂00211121108与所供电。
[0042]图2显示在本发明的一实施例中的二信号接收器1^003以及1^000，以及一些相关电路，可以实施于图1的集成电路101或是102。在图2中，信号接收器1^0呖与1^0卯具有一模一样的电路架构，每一个都有两个信号输入端^111+与7111-,以及两个信号输出端乂0110与^0此-。信号接收器1^0呖以及1^000可以属于输出入电路，而延迟电路((161^17011-0111^)1)1与两个触发器0？1与0？2可以属于核心电路。
[0043]信号接收器1^000的信号输入端71=+连接到接合垫？八1^000，其电连接到接脚000(显示于图1)。而信号接收器1^000的信号输入端连接到一固定参考电压#社。举例来说，这个参考电压VI'社可以是0.75或是0.9伏特，视信号接收器1^000要适用于00尺3或是0082而定。信号接收器1^000的信号输出端^01^-浮动，而信号输出端^01^+连接到两个0触发器0？1与0？2的0输入。信号接收器1^000在此做为一单一输入的比较器，判别当下从接脚000所输入的信号的逻辑值，在信号输出端70110产生结果。
[0044]信号接收器1^0呖的信号输入端7111+与7111-分别连接到接合垫？八与？八008-0接合垫？八1^0呢+与？八1^0呢-分别电连接到接脚003+与0呢-(显示于图1中)。信号接收器1^0呖的信号输出端连接到一延迟电路(如匕丫 011X11100匕其驱动两个0触发器江11？行叩)的时脉端。换言之，信号接收器1^0呢作为差动放大比较器，接收从接脚003+与003-来的数据选通信号0呢。在数据选通信号0呢的上升缘或是下降缘的一段延迟时间后，将信号接收器1^000所产生的结果，记录在0触发器0？1或0？2中。
[0045]尽管图2显示针对数据信号000的一个信号接收器1^000，对应其他数据信号001?7的信号接收器的结构以及实施方式也可以依据本说明书的教导而推知，故不累述。
[0046]图3显示一信号接收器―，可作为图2的信号接收器1^0呖或1^000。信号接收器-可以把接合垫上的模拟的001？信号，转换成适合核心电路中的数字信号。
[0047]信号接收器—有输入端7111+与7111-，以及输出端70110与70此-。信号接收器^大致分成串接的三级:差动放大器100与200，以及缓冲级300。差动放大器100与200基本上的目的是把信号放大以及电位平移代丨叩)，所以差动放大器100与200的电压信号增益都大于1。缓冲级300是增加扇输出(化如此)，也就是使信号接收器—的推力增加。
[0048]差动放大器100以及200都是以高模拟电路电源线701^1^108与低模拟电路电源线电压分别为1.87与价，请注意，依据本发明，高模拟电路电源线701^的108可以使用高于1.87的电压，例如3.3”所供电。缓冲级300则是以数字电路电源线700(1181^81以及788(1181^1 (电压分别为1.1V与0^)供电。
[0049]差动放大器100有两个？103 ？1？与？謂、电流源31、两个无源式电阻町？与电流源31从高模拟电路电源线^0021的108产生尾电流(1:211111:1，具有电流值III。？108 ？1？与？IX以共源级(⑶臟011 80111-06)的架构，一起连接到电流源31。？103 ？1？与？1^的两个栅端(职丨6)，也就是两控制端，分别做为输入端7111+与乂丨!!-。？108 ？1？与的漏端(办七!!)，则分别连接到电阻町？与两个电阻町？与I？…都连接到低模拟电路电源线电阻町？与町?的电阻值大约相等，为册1。？108 ？1？与？IX的漏端也作为差动放大器100的差动输出701+与701-。电流值III与电阻值册1的乘积等于一个定值％011。在此实施例中，定值乂⑶]!等于数字电路电源线700(11811^1以及733(11811^1之间的电压差，也就是核心电路的操作电压。
[0050]除了信号放大的功能外，差动放大器100的另一个功能是电位平移(1^618111^)。不论差动放大器100的输入信号为何，差动输出乂01—与701-的输出共同模式电压(⑶臟011 1110(16就是数字电路电源线^00(11 仏1以及^33(11811:511的电压的平均值。定值％011等于是差动输出乂01—与701-的最大可能电压，也是差动输出乂01—与乂01-的最大可能电压幅摆--011:叫6训丨叩)。差动输出^01+与乂01-的变动范围，已经被限制在数字电路电源线700(1181^1以及％%181仏1的电压差内，可以作为核心电路的输入。
[0051]差动放大器200的？103 ？2？与？2~的两个栅端(职仏)分别连接到差动放大器100的差动输出乂01—与701-。与差动放大器100类似的，差动放大器200中，电流源52的电流值112跟电阻82？或的电阻值册2的乘积也大约等于定值乂⑶!!，但电阻值册2不必要跟电阻值册1相等。如图3所示，差动放大器200的电路结构与差动放大器100的电路结构大致相同，可以依据先前的教导而得知其中的操作，故不再累述。
[0052]不同于差动放大器100中的？103 ？1？与？謂为耐高压元件，差动放大器200中的？108 ？2？与？2~为核心元件。因此，？103 ？1？与？謂的元件符号跟？103 ？2？与？2~的元件符号不同。
[0053]缓冲级300具有两个简单的缓冲器，其输入端分别连接到差动输出^02+与乂02-，据以在信号输出端与70此-上产生信号。举例来说，每个缓冲器都是两个串接的反向器所构成，每个反向器都是以核心元件所构成。
[0054]图4显示图3中的电流源31与52的实施例。运算放大器0？、？103 电阻尺68可以产生定电流1代？，其值约等于数字电路电源线700(1181^11的电压值除以电阻1？68的电阻值。？103 ？30、？31、？32则构成一电流镜，将定电流分别镜像为尾电流“1与“2。广义来说，？103 ？31与？32可以视为电流源31与32。在此实施例中，？103？80? ？30、？81与？32都是耐高压元件。
[0055]图3的信号接收器—具有宽裕的输入电压范围，可以接受符合0082的1.8乂的信号，也可以接受符合00财的1.2\的信号。这是因为差动放大器100采用了可耐高压的耐高压元件以及无源式电阻。而且，差动放大器100可以限制其在差动输出乂01—与乂01-上的电压摆幅大小，因此，差动放大器200中所采用的核心元件不会受到损害。差动放大器200可以设计在差动输出701—与70卜的输出共同模式电压时，享有高增益，提高差动放大器200的电压转换速率(816? 1-81:6)。
[0056]—般而言，高速001？的输入信号摆幅洲丨叩)会随着其所带的信号样板(81^1 不同而有相当大的差异。为了降低不同信号摆幅而产生的信号传递延迟时间差异，高电压转换速率大致上是一个较佳的解决方案。差动放大器200采用了高增益的核心元件，并适切的限制其差动输出如2+与如2-的电压摆幅大小，来达到高电压转换速率以及产生全幅(血的输出信号的目的。差动放大器200中采用核心元件以及无源的电阻，可以在增益、输出电压摆幅范围、以及功率消耗之间，有效地得到一个平衡点。
[0057]举例来说，因为采用低增益的耐高压元件，差动放大器100的电压增益可能只有
2；相对的，差动放大器200的电压增益可能是10。此时，001？的输入信号的信号摆幅只要有55-，那差动放大器200的输出信号摆幅就可以有1.1V，成为核心电路中的全幅信号。
[0058]随着半导体制程的飘移，信号传递延迟时间也会随着不同；而这样的差异，也会随着放大器级数的数目增加而增大。信号接收器取中的放大器级数数目只有两个，所以可以有效的限制因为制程飘移所导致的信号传递延迟时间变异。
[0059]在图3的例子中，信号接收器—中的差动放大器100与200，以及缓冲级300都属于输出入电路，但本发明不限于此。在另一个实施例中，只有差动放大器100与200是属于输出入电路，而缓冲级300属于核心电路。在另一个实施例中，只有差动放大器100属于输出入电路，而差动放大器200与缓冲级300属于核心电路。
[0060]虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
【权利要求】
1.一种信号接收器，包含有: 一电流源，提供一电流，具有一电流值； 一输入有源元件对，每一输入有源元件具有一控制端、一第一传导端以及一第二传导端，该输入有源元件对的二个控制端其中之一接收一输入信号，二个第一传导端连接在一起并接收该电流，该二个第二传导端其中之一作为一输出端，该输入有源元件对是依据该电流与该输入信号输出一输出信号至一核心电路；以及 一电阻对，每个电阻有一电阻值，分别连接于该二个第二传导端其中之一与一电源线之间； 其中，该电阻值与该电流值决定一目标电压值，以使该输出信号的电压摆幅不大于该目标电压值，进而使该核心电路的一操作电压大约等于该目标电压值。
2.如权利要求1的该信号接收器，其特征在于，该信号接收器形成于一集成电路中，该集成电路具有多个核心元件以及多个耐高压元件，该多个耐高压元件比该多个核心元件有较高电压耐受力，该输入有源元件对均为耐高压元件。
3.如权利要求1的该信号接收器，其特征在于，该电流源、该输入有源元件对以及该电阻对组成一第一级放大器，且该输入有源兀件对的该二个第二传导端为二第一级输出端，该信号接收器还包含: 一第二级放大器，包含有: 另一电流源，提供另一电流； 另一输入有源元件对，该另一输入有源元件对中的每一输入有源元件具有一控制端、一第一传导端以及一第二传导端，该另一输入有源兀件对的二个第一传导端连接在一起，该另一输入有源元件对的二个控制端分别连接至该二个第一级输出端；以及 另一电阻对，该另一电阻对中的每一电阻具有另一电阻值，分别连接于该另一输入有源元件对的该二个第二传导端其中之一与该电源线之间； 其中，该另一输入有源元件对的该二个第二传导端其中之一输出另一输出信号，该另一电阻值与该另一电流的乘积大约等于该操作电压。
4.如权利要求3的该信号接收器，其特征在于，该信号接收器形成于一集成电路中，该集成电路具有多个核心元件以及多个耐高压元件，该多个耐高压元件较该多个核心元件有较高电压耐受力，该输入有源元件对为耐高压元件，该另一输入有源元件对为核心元件。
5.如权利要求3的该信号接收器，其特征在于，该第一与第二级放大器分别具有第一与第二电压增益，该第二电压增益大于该第一电压增益，且该第一电压增益大于1。
6.如权利要求1的该信号接收器，其特征在于，该电源线为一低模拟电路电源线，而该电流源连接于该输入有源元件对与一高模拟电路电源线之间，其中，该高模拟电路电源线与该低模拟电路电源线之间的电压差，高于该操作电压。
7.如权利要求1的该信号接收器，其特征在于，该二个控制端其中之另一耦接至一参考电压。
8.如权利要求1的该信号接收器，其特征在于，该二个控制端其中之另一接收另一输入信号，该二输入信号构成一差动信号。
9.如权利要求1的该信号接收器，其特征在于，该电流源包含有一电流镜，其包含有数个耐高压元件。
10.一种信号接收器(81^1 1*6(36:1^610，包含有: 一第一级放大器，接收一输入信号，并依据一第一电压增益处理该输入信号以提供一第一输出信号，其中该第一级放大器被架构来使该第一输出信号的电压摆幅不大于一预设值；以及 一第二级放大器，接收该第一输出信号，并依据一第二电压增益处理该第一输出信号以产生一第二输出信号给一核心电路，其中该第二级放大器被架构来使该第二输出信号的电压摆幅不大于该预设值； 其中，该第二电压增益大于该第一电压增益，且该第一电压增益大于1 ；以及 该核心电路是以一高数字电路电源线与一低数字电路电源线供电，且该预设值大约等于该高数字电路电源线与该低数字电路电源线之间的电压差。
11.如权利要求10的该信号接收器，其特征在于，该第一级放大器接收另一输入信号，该输入信号与该另一输入信号构成一差动信号，且该第一级放大器的一共模输出电压(00^0^1-.110(16大约等于该高数字电路电源线与该低数字电路电源线的平均电压。
12.如权利要求10的该信号接收器，其特征在于，每一该第一与该第二级放大器包含有: 一电流源，提供一电流； 一输入有源元件对，每一输入有源元件具有一控制端、一第一传导端以及一第二传导端，该输入有源元件对的二个控制端作为二信号输入端，二个第一传导端连接在一起并接收该电流，该二个第二传导端作为二信号输出端；以及 一电阻对，每个电阻具有一电阻值，且分别连接于该二个第二传导端其中之一与一模拟电路电源线之间； 其中，该电流的一电流值与该电阻值的乘积决定该预设值。
13.如权利要求12的该信号接收器，其特征在于，该信号接收器形成于一集成电路中，该集成电路具有多个核心元件以及多个耐高压元件，该第一级放大器中的该多个输入有源元件对为耐高压元件，该第二级放大器中的该多个输入有源元件对为核心元件。
【文档编号】G11C7/10GK104347102SQ201310348238
【公开日】2015年2月11日 申请日期:2013年8月9日 优先权日:2013年8月9日
【发明者】田尔文, 洪煜杰, 许健丰, 陈昭安 申请人:晨星半导体股份有限公司