非易失性存储器件和编程方法
【专利摘要】本发明公开了非易失性存储器件和编程方法，非易失性存储器包括设置在物理页中的多层级存储单元的存储单元阵列。一种用于非易失性存储器的编程方法包括：接收第一数据并且根据物理页的单比特页容量对第一数据进行分割从而生成已分割第一数据；将已分割第一数据作为单比特数据编程到多个物理页；以及接收第二数据并且将第二数据作为多比特数据编程到所述多个物理页当中的所选物理页，其中第二数据被同时编程到所选物理页的多层级存储单元。
【专利说明】非易失性存储器件和编程方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年8月8日提交的韩国专利申请号10-2012-0086805的优先权，该申请的主题通过引用被合并在此。
【技术领域】
[0003]本发明构思涉及半导体存储器件及其编程方法。更具体来说，本发明构思涉及合并有多层级非易失性存储单元的半导体存储器件及其编程方法。在某些实施例中，本发明构思涉及具有非易失性存储单元的三维(3D)存储单元阵列的半导体存储器件及其编程方法。
【背景技术】
[0004]半导体存储器件根据其操作性质总体上可以分类为易失性或非易失性。易失性存储器件在没有外加电力的情况下会丢失所存储的数据，而非易失性存储器件即使在没有外加电力的情况下也能够保持所存储的数据。
[0005]存在不同种类的非易失性存储器件，其中例如包括掩模只读存储器(MR0M)、可编程只读存储器(PR0M)、可擦写可编程只读存储器(EPROM)以及电可擦写可编程只读存储器(EEPROM) ο
[0006]闪速存储器是一种特定类型的EEPR0M，其已被采用在多种数字系统中，比如计算机、蜂窝电话、PDA、数码相机、摄录一体机、录音机、MP3播放器、手持式PC、游戏、传真机、扫描仪、打印机等等。促使在当今的电子器件中广泛使用闪速存储器的一个因素是其高数据密度。数据密度可以被理解为在存储器件或存储器系统所占用的每单位面积内所能够存储的数字数据比特的数目。
[0007]近来针对进一步增大例如闪速存储器件之类的非易失性存储器件的数据密度的尝试已经导致开发出并使用多层级(或多比特)存储单元(MLC)连同有关的编程技术。术语“(多个)多层级存储单元”或“MLC”已被用来通常指代能够存储多于一个比特的二进制数据的一类非易失性存储单元。与此相对，“单层级存储单元”或“SLC”意指仅存储单个比特的二进制数据(例如一个“I”或“O”)。在大多数应用中，MLC或SLC之间与存储单元(或存储单元组)有关的区别更多地与应用于存储单元的特定编程、擦写和/或读取技术而不是(多个)存储单元的物理或材料结构相关。无论如何，通过为非易失性存储单元阵列提供MLC以替代SLC已经导致总体数据密度的急剧增大。
[0008]针对进一步增大例如闪速存储器件之类的非易失性存储器件的数据密度的其他近期尝试已经导致开发出三维(3D)存储单元阵列。在过去，已经以存储单元的平面(2D)布置的方式实现了存储单元阵列。
【发明内容】
[0009]本发明构思的实施例以各种方式提供允许将数据高效地存储在多层级非易失性存储单元中的存储器件、存储器系统、控制器和非易失性存储器编程方法，从而提供增强的数据密度。本发明构思的某些实施例高效地利用由奇数比特多层级存储单元提供的数据存储容量，尽管主机数据可能是以2N大小提供的。本发明构思的某些实施例减少了必须由包括多层级存储单元的非易失性存储器件执行的内务处理操作(例如垃圾收集操作)的数目。本发明构思的某些实施例可以被有利地应用于包括三位存储单元阵列的非易失性存储器件。
[0010]在一个实施例中，本发明构思提供一种用于非易失性存储器的编程方法，所述非易失性存储器包括设置在物理页中的多层级存储单元(MLC)的存储单元阵列，其中每一个MLC存储多达N个比特的数据，“N”是大于2的整数，所述方法包括步骤:接收第一数据并且根据物理页的单比特页容量对第一数据进行分割从而生成已分割第一数据；将已分割第一数据作为单比特数据编程到多个物理页；以及接收第二数据并且将第二数据作为多比特数据编程到所述多个物理页当中的所选物理页，其中第二数据被同时编程到所选物理页的MLC。
[0011]在另一个实施例中，本发明构思提供一种用于包括了非易失性存储器的存储器系统的数据管理方法，所述非易失性存储器具有设置在物理页中的多层级存储单元(MLC)的存储单元阵列，其中每一个MLC存储多达N个比特的数据，每一个物理页由单比特页容量(lbPC)、等于(NXlbPC)的总比特页容量(TbPC)和等于(TbPC-1bPC)的剩余比特页容量(RbPC)来定义，所述方法包括步骤:通过以下步骤执行存储X比特的第一数据的第一编程操作:确定将第一数据作为单比特数据存储在第一所选物理页中所必需的第一所选物理页的数目Q，其中
[0012]
【权利要求】
1.一种用于非易失性存储器的编程方法，所述非易失性存储器包括设置在物理页中的多层级存储单元的存储单元阵列，其中每一个多层级存储单元存储多达N个比特的数据，N是大于2的整数，所述方法包括步骤: 接收第一数据并且根据物理页的单比特页容量对所述第一数据进行分割从而生成已分割第一数据； 将所述已分割第一数据作为单比特数据编程到多个物理页；以及 接收第二数据并且将所述第二数据作为多比特数据编程到所述多个物理页当中的所选物理页，其中所述第二数据被同时编程到所选物理页的多层级存储单元。
2.权利要求1的非易失性存储器的编程方法，其中，N是3，并且所述已分割第一数据作为最低有效位数据被存储在所述多个物理页当中的第一逻辑页内。
3.权利要求2的非易失性存储器的编程方法，其中，同时将所述第二数据作为中心有效位数据编程到所选物理页的第二逻辑页并且作为最高有效位数据编程到所选物理页的第三逻辑页。
4.权利要求1的非易失性存储器的编程方法，其中，所述存储单元阵列是三维存储单元阵列，其包括: 多个单元串，每一个单元串在第一方向上延伸； 在第二方向上延伸的多条字线；以及 在第三方向上延伸的多条位线。
5.权利要求4的非易失性存储器的编程方法，其中，所述多个物理页当中的每一个物理页的多层级存储单元共同由所述多条字线的其中之一控制，并且被共同布置在所述三维存储单元阵列内的相同高度。
6.权利要求4的非易失性存储器的编程方法，其中，每一个单元串连接到所述多条位线的其中之一，并且包括串联设置在串选择晶体管与接地选择晶体管之间的多个多层级存储单元， 所述多个多层级存储单元当中的每一个分别由所述多条字线的其中之一控制，每一个串选择晶体管由串选择线控制，每一个接地选择晶体管由接地选择线控制。
7.权利要求6的非易失性存储器的编程方法，其中，所述多个物理页当中的每一个由一条串选择线选择。
8.权利要求4的非易失性存储器的编程方法，其中，每一个多层级存储单元是电荷捕获闪速存储单元。
9.权利要求1的非易失性存储器的编程方法，其中，在将所述第二数据作为多比特数据编程到所选物理页时使用递增步长脉冲编程。
10.权利要求1的非易失性存储器的编程方法，其中，在把所述已分割第一数据编程到所选物理页之后并且在对所选物理页执行中间擦写操作之前，把第二数据作为多比特数据编程到所选物理页。
11.一种用于包括了非易失性存储器的存储器系统的数据管理方法，所述非易失性存储器具有设置在物理页中的多层级存储单元的存储单元阵列，其中每一个多层级存储单元存储多达N个比特的数据，每一个物理页由单比特页容量lbPC、等于(NXlbPC)的总比特页容量TbPC和等于(TbPC-1bPC)的剩余比特页容量RbPC来定义，所述方法包括步骤:通过以下步骤执行存储X比特的第一数据的第一编程操作: 确定把所述第一数据作为单比特数据存储在第一所选物理页中所必需的第一所选物理页的数目Q，其中
12.权利要求11的存储器系统的数据管理方法，其中，所有第二所选物理页在所述第二编程操作期间被一起编程。
13.权利要求11的存储器系统的数据管理方法，其中，R大于1，并且所述第二所选物理页当中的每一个在所述第二编程操作期间被顺序地编程。
14.权利要求11的存储器系统的数据管理方法，其中，N等于3，并且所述已分割第一数据作为最低有效位数据被存储在所述第一所选物理页的第一逻辑页中。
15.权利要求14的存储器系统的数据管理方法，其中，对于所述第二所选物理页当中的每一个，同时将所述已划分第二数据作为中心有效位数据编程到第二逻辑页并且作为最高有效位数据编程到第三逻辑页。
16.权利要求11的存储器系统的数据管理方法，其中，所述第一编程操作和所述第二编程操作的至少其中之一使用递增步长脉冲编程。
17.权利要求11的存储器系统的数据管理方法，其中，所述存储器系统包括存储器控制器，所述存储器控制器在所述第一编程操作期间接收并分割所述第一数据，并且在所述第二编程操作期间接收并划分所述第二数据。
18.权利要求11的存储器系统的数据管理方法，其中，所述存储单元阵列是三维存储单元阵列。
19.权利要求18的存储器系统的数据管理方法，其中，多个物理页的多层级存储单元共同由穿越三维存储单元阵列的多条字线的其中之一控制，并且被共同布置在三维存储单元阵列内的相同高度。
20.权利要求19的存储器系统的数据管理方法，其中，利用穿越三维存储单元阵列的串选择线从多个物理页当中选择每一个物理页。
21.一种用于非易失性存储器的数据管理方法，所述非易失性存储器包括设置在物理页中的多层级存储单元的存储单元阵列，所述方法包括步骤: 在第一编程操作期间，接收第一数据并且根据物理页的单比特页容量对所述第一数据进行分割从而生成已分割第一数据，并且把所述已分割第一数据作为单比特数据编程到所选物理页中的多层级存储单元的仅仅第一逻辑页；以及 在所述第一编程操作之后的第二编程操作期间，接收第二数据并且把所述第二数据作为多比特数据同时编程到至少一个所选物理页中的多层级存储单元的第二逻辑页和第三逻辑页。
22.权利要求21的非易失性存储器的数据管理方法，其中，在第一编程操作期间，利用表不擦写状态的擦写阈值电压分布和表不第一已编程状态的第一阈值电压分布的其中之一把所述单比特数据编程到所述多层级存储单元的第一逻辑页。
23.权利要求22的非易失性存储器的数据管理方法，其中，在所述第二编程操作期间，通过以下步骤把所述多比特数据同时编程到多层级存储单元的第一逻辑页、第二逻辑页和第三逻辑页: Ca)保持所述擦写阈值电压分布； (b)从所述擦写阈值电压分布转换到分别表示第二已编程状态、第三已编程状态和第四已编程状态的第二阈值电压分布、第三阈值电压分布和第四阈值电压分布的其中之一； (C)保持所述第一阈值电压分布；以及 (d)从所述第一阈值电压分布转换到分别表示第五已编程状态、第六已编程状态和第七已编程状态的第五阈值电压分布、第六阈值电压分布和第七阈值电压分布的其中之一。
24.—种存储器系统,其包括: 非易失性存储器，其包括设置在物理页中的多层级存储单元的存储单元阵列，每一个多层级存储单元存储多达N个比特的数据； 控制器，其被配置成在第一编程操作期间从主机接收第一数据、根据物理页的单比特页容量对所述第一数据进行分割从而生成已分割第一数据并且把所述已分割第一数据作为单比特数据编程到第一所选物理页； 所述控制器还被配置成在第二编程操作期间从主机接收第二数据并且把所述第二数据作为多比特数据编程到所述第一所选物理页当中的第二所选物理页，其中所述多比特数据被同时编程到所述第二所选物理页的多层级存储单元。
25.权利要求24的存储器系统，其中，所述非易失性存储器还包括: 包括第一锁存器、第二锁存器和第三锁存器的页缓冲器， 其中，所述已分割第一数据在被编程到所述第一所选物理页之前被存储在所述第一锁存器中，并且所述第二数据在被编程到所述第二所选物理页之前被存储在所述第二锁存器和所述第三锁存器中。
26.权利要求25的存储器系统，其中，所述已分割第一数据是最低有效位数据，存储在所述第二锁存器中的第二数据是中心有效位数据，存储在所述第三锁存器中的第二数据是最闻有效位数据。
27.权利要求26的存储器系统，其中，所述控制器被配置成把所述中心有效位数据和所述最高有效位数据同时编程到所述第二所选物理页的多层级存储单元。
28.权利要求27的存储器系统，其中，所述控制器还被配置成在所述第二编程操作期间，在把所述中心有效位数据和所述最高有效位数据编程到所述第二所选物理页之前把所述最低有效位数据拷贝回到所述第一锁存器，并且随后在一次性编程操作中把分别存储在所述第一锁存器、所述第二锁存器和所述第三锁存器中的最低有效位数据、中心有效位数据和最高有效位数据同时编程到所述第二所选物理页的多层级存储单元。
29.权利要求24的存储器系统，其中，所述存储单元阵列是三维存储单元阵列，其包括: 多个单元串，每一个单元串在第一方向上延伸； 在第二方向上延伸的多条字线；以及 在第三方向上延伸的多条位线。
30.权利要求29的存储器系统，其中，每一个单元串连接到所述多条位线的其中之一，并且包括串联连接在串选择晶体管与接地选择晶体管之间的多个多层级存储单元， 所述多个多层级存储单元当中的每一个分别由所述多条字线的其中之一控制，每一个串选择晶体管由串选择线控制，每一个接地选择晶体管由接地选择线控制。
31.权利要求29的存储器系统，其中，每一条串选择线和每一条接地选择线在所述第二方向上延伸。
32.权利要求24的存储器系统，其还包括: 缓冲存储器，其被配置成缓冲在所述控制器与所述非易失性存储器之间传送的数据。
33.权利要求32的存储器系统，其中，所述控制器、缓冲存储器和非易失性存储器被配置成作为固态盘操作。
34.权利要求24的存储器系统，其中，所述控制器和非易失性存储器被配置成存储卡。
35.一种用于存储器系统的控制器，所述存储器系统包括非易失性存储器，所述非易失性存储器包括设置在物理页中的多层级存储单元的存储单元阵列，所述控制器被配置成执行以下操作:在第一编程操作期间，从主机接收第一数据、根据物理页的单比特页容量对所述第一数据进行分割从而生成已分割第一数据并且把所述已分割第一数据作为单比特数据编程到第一所选物理页；以及在第二编程操作期间，从主机接收第二数据并且把所述第二数据作为多比特数据编程到所述第一所选物理页当中的第二所选物理页，其中所述多比特数据被同时编程到所述第二所选物理页的多层级存储单元。
36.权利要求35的控制器，其中，所述存储单元阵列是三维存储单元阵列。
37.一种存储器系统,其包括: 非易失性存储器，其包括设置在物理页中的多层级存储单元的三维存储单元阵列，每一个多层级存储单元存储多达N个比特的数据，并且所述三维存储单元阵列包括分别在第一方向上延伸的多个单元串、在第二方向上延伸的多条字线以及在第三方向上延伸的多条位线，其中每一个单元串连接到所述多条位线的其中之一并且包括串联连接在串选择晶体管与接地选择晶体管之间的多个多层级存储单元，所述多个多层级存储单元当中的每一个分别由所述多条字线的其中之一控制，每一个串选择晶体管由串选择线控制，并且每一个接地选择晶体管由接地选择线控制； 控制器，其被配置成在第一编程操 作期间从主机接收第一数据、根据物理页的单比特页容量对所述第一数据进行分割从而生成已分割第一数据并且把所述已分割第一数据作为单比特数据编程到第一所选物理页； 所述控制器还被配置成在第二编程操作期间从主机接收第二数据并且把所述第二数据作为多比特数据编程到所述第一所选物理页当中的第二所选物理页，其中所述多比特数据被同时编程到所述第二所选物理页的多层级存储单元。
【文档编号】G11C16/06GK103578551SQ201310343797
【公开日】2014年2月12日 申请日期:2013年8月8日 优先权日:2012年8月8日
【发明者】郭东勋 申请人:三星电子株式会社