存储设备以及存储方法与流程

本发明实施例涉及通信领域，并且更具体地，涉及一种存储设备以及存储方法。
背景技术：
：相变存储器(PhaseChangeMemory，PCM)技术是一种非易失性存储技术，主要原理是利用相变材料在晶态和非晶态下阻值的差异，作为信息中的0和1的存储。晶态表现为低阻特性，也称为1状态；非晶态表现为高阻特性，也称为0状态。在断电状态下，晶态和非晶态不会改变，因此可以作为一种很好的非易失性存储技术。PCM中相变材料的晶态和非晶态的变化可以通过电脉冲来控制。相变材料从晶态到非晶态所需的电脉冲为复位脉冲(resetcurrentpulse)，也称为写0过程。相变材料从非晶态到晶态所需的电脉冲为置位脉冲(setcurrentpulse)，也称为写1过程。其中，写0过程所需的热量大于写1过程所需的热量。而读取相变材料的状态所需的电脉冲为读脉冲(readcurrentpulse)，读脉冲的电流较小，不会影响相变材料的状态发生改变。在PCM中，由于相变材料和位线(bitline)直接相连，因此在写操作时会引起热量沿着位线向相邻的同一个位线上的存储单元散发，并影响相应单元的晶态或非晶态。这种现象称为热串扰。例如，若对一个PCM单元进行写0操作，由于写0操作所需的热量较大，而该热量会沿着位线散发到与该一个PCM单元在位线上相邻的另一个PCM单元。由于能量损耗，散发到该另一个PCM单元时的热量会小于写0操作所需的热量，但是可能会大于或等于写1操作所需的热量。因此，该另一个PCM单元中的相变材料会被逐渐晶化，进一步该另一个PCM单元被执行了写1操作。热串扰现象会严重影响PCM写过程的准确度，而且随着集成密度的升高，热串扰现象会更加严重。技术实现要素：本发明实施例提供了一种存储设备以及存储方法，能够减小热串扰的影响。第一方面，提供了一种存储设备，包括：控制模块和存储块，所述存储块由相变材料制成，所述存储块包括多个位线，所述控制模块，用于获取所述多个位线的每个位线上的待写数据，进一步用于沿着所述每个位线将所述待写数据中的至少一组连续的0同时写入到所述存储块。结合第一方面，在第一种可能的实现方式中，所述存储块还包括多个字线，所述控制模块，具体用于沿着所述每个位线，同时激活所述多个字线中的与所述待写数据中的至少一组连续的0对应的字线上的选择信号，并且在所述每个位线上输入写0脉冲。结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述控制模块，具体用于沿着所述每个位线，同时激活所述多个字线中的与所述待写数据中的所有的0对应的字线上的选择信号，并且在所述每个位线上输入写0脉冲。结合第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述控制模块，还用于依次激活或者同时激活所述多个字线中的与所述待写数据中除所述至少一组连续的0之外的单比特的0对应的字线上的选择信号，并且在所述每个位线上输入写0脉冲。结合第一方面或者上述任一种可能的实现方式，在第四种可能的实现方式中，所述控制模块，还用于沿着所述每个位线将所述待写数据中的1写入到所述存储块。结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述存储块还包括多个字线，所述控制模块，具体用于沿着所述每个位线，依次激活或者同时激活所述多个字线中的与所述待写数据中的1对应的字线上的选择信号，并且在所述每个位线上输入写1脉冲。第二方面，提供了一种计算机，包括处理器，以及第一方面的任一种可能的实现方式所述的存储设备，所述存储设备从所述处理器接收指令。第三方面，提供了一种存储方法，包括：获取相变存储器PCM的每个位线上的待写数据；沿着所述每个位线将所述待写数据中的至少一组连续的0同时进行写入。结合第三方面，在第一种可能的实现方式中，所述沿着所述每个位线将所述待写数据中的至少一组连续的0同时进行写入，包括：沿着所述每个位线，同时激活与所述待写数据中的至少一组连续的0同时对应的字线上的选择信号；在所述每个位线上输入写0脉冲。结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，所述沿着所述每个位线，同时激活与所述待写数据中的至少一组连续的0同时对应的字线上的选择信号，包括：沿着所述每个位线，同时激活与所述待写数据中的所有的0对应的字线上的选择信号。结合第三方面的第一种可能的实现方式，在第三种可能的实现方式中，还包括：依次激活或者同时激活与所述待写数据中除所述至少一组连续的0之外的单比特的0对应的字线上的选择信号；在所述每个位线上输入写0脉冲。结合第三方面或者上述任一种可能的实现方式，在第四种可能的实现方式中，在所述沿着所述每个位线将所述待写数据中的至少一组连续的0同时进行写入之前，还包括：沿着所述每个位线将所述待写数据中的1进行写入。结合第三方面或者上述任一种可能的实现方式，在第五种可能的实现方式中，在所述沿着所述每个位线将所述待写数据中的至少一组连续的0同时进行写入之后，还包括：沿着所述每个位线将所述待写数据中的1进行写入。结合第三方面的第四种可能的实现方式或者第三方面的第五种可能的实现方式，在第六种可能的实现方式中，所述沿着所述每个位线将所述待写数据中的1进行写入，包括：沿着所述每个位线，依次激活或者同时激活与所述待写数据中的1对应的字线上的选择信号；在所述每个位线上输入写1脉冲。第四方面，提供了一种存储设备的读取方法，包括：接收读取指令；确定与所述读取指令指示的数据对应的至少一个字线和至少一个位线；激活所述至少一个字线中的一个字线上的选择信号；在所述至少一个位线上输入读脉冲。本发明实施例中，存储设备中的控制模块通过沿着位线将待写数据中的至少一组连续的0同时写入，能够减小热串扰的影响。附图说明为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是相变存储器的阵列结构的示意图的一例。图2是本发明一个实施例的存储设备的结构图。图3是本发明一个实施例的计算机的结构图。图4是本发明一个实施例的存储方法的流程图。图5是本发明一个实施例的存储设备的读取方法的流程图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。应注意，本发明实施例中，写0脉冲也可称为复位脉冲，写1脉冲也可称为置位脉冲。图1是相变存储器的阵列结构的示意图的一例。图1示出的相变存储器的阵列结构包含N个位线和M个字线，其中，M和N为自然数。图1所示出的PCM单元的个数为M×N。每一个PCM单元中的相变材料和位线直接相连。如图1所示，位线1、位线2、字线1和字线2之间的PCM单元为单元A，该单元A与位线1直接相连。同时，图1中示出了与该单元A沿着位线1的相邻的PCM单元为单元B。假设单元A所对应的比特位的原值为1，单元B所对应的比特位的原值为0。如果需要将单元A所对应的比特位的值写成0，单元B所对应的比特位的值保持不变。此时需要激活单元A对应的选择信号，并且在该位线1上输入写0脉冲，即输入resetcurrentpulse，这样便可将单元A所对应的比特位的值写为0。但是，与此同时，该写0脉冲会沿着位线1散发到单元B去，由于能量损耗，单元B所能感知的脉冲会小于resetcurrentpulse，但是可能会大于或等于setcurrentpulse，从而单元B会在该感知的脉冲下完成写1操作。这样导致的结果是：虽然只需要将单元A所对应的比特位的值写成0，单元B所对应的比特位的值保持不变，并且只在单元A上输入了resetcurrentpulse，却造成单元A所对应的比特位的值被写成0的同时，单元B所对应的比特位的值被写成1。这种热量沿着位线散发，并影响相应单元的值的现象，称为热串扰。热串扰现象会严重影响PCM写入时的精确度。图2是本发明一个实施例的存储设备的结构图。图2所示的存储设备200包括控制模块201和存储块202。存储块202由相变材料制成，该存储块202包括多个位线。控制模块201用于获取多个位线中的每个位线上的待写数据，进一步沿着每个位线将待写数据中的至少一组连续的0同时写入到存储块202。本发明实施例中，存储设备中的控制模块通过沿着位线将待写数据中的至少一组连续的0同时写入，能够减小热串扰的影响。可选地，作为一个实施例，该存储块202还包括多个字线，控制模块201在沿着每个位线将待写数据中的至少一组连续的0同时写入到存储块202，包括沿着每个位线，同时激活多个字线中的与待写数据中的至少一组连续的0对应的字线上的选择信号，并在每个位线上输入写0脉冲。之后，可依次激活或者同时激活多个字线中的与待写数据中除至少一组连续的0之外的单比特的0对应的字线上的选择信号，并在每个位线上输入写0脉冲。这样，便完成了每个位线上的写0操作。可选地，作为另一个实施例，控制模块201可用于沿着每个位线，同时激活多个字线中的与待写数据中的所有0对应的字线上的选择信号，并且在每个位线上输入写0脉冲。这样，便完成了每个位线上的写0操作。本发明实施例中，激活字线上的选择信号，可以是将与字线相连接的开关进行闭合操作。本发明实施例中，控制模块201还可用于沿着每个位线将待写数据中的1写入到存储块202。具体地，可以是在沿着每个位线将待写数据中的至少一组连续的0同时写入到存储块202之前，沿着每个位线将待写数据中的1写入到存储块202。或者，也可以是在沿着每个位线将待写数据中的至少一组连续的0同时写入到存储块202之后，沿着每个位线将待写数据中的1写入到存储块202。具体地，相变材料还对应多个字线，控制模块201可沿着每个位线，依次激活或者同时激活多个字线中的与待写数据中的1对应的字线上的选择信号，并在每个位线上输入写1脉冲。这样，便完成了每个位线上的写1操作。将待写数据中的0和1分别进行写入之后，即可完成该位线上的待写数据的写入过程。本发明实施例中，假设存储块202中的相变材料对应的位线的数量为N，字线的数量为M。其中，M和N为正整数。本发明实施例中，控制模块201所控制的写入过程可以为：沿着位线1执行写0操作，沿着位线1执行写1操作，沿着位线2执行写0操作，沿着位线2执行写1操作，......，沿着位线N执行写0操作，沿着位线N执行写1操作。从而完成存储块202的数据存储。或者，写入过程为：沿着位线1执行写1操作，沿着位线1执行写0操作，沿着位线2执行写1操作，沿着位线2执行写0操作，......，沿着位线N执行写1操作，沿着位线N执行写0操作。从而完成存储块202的数据存储。或者，写入过程为：沿着位线1执行写0操作，沿着位线2执行写0操作，......，沿着位线N执行写0操作，沿着位线1执行写1操作，沿着位线2执行写1操作，......，沿着位线N执行写1操作。从而完成存储块202的数据存储。或者，写入过程为：沿着位线1执行写1操作，沿着位线2执行写1操作，......，沿着位线N执行写1操作，沿着位线1执行写0操作，沿着位线2执行写0操作，......，沿着位线N执行写0操作。从而完成存储块202的数据存储。或者，本发明实施例的写入过程也可以是其他的步骤，本发明对此不作限定。应理解，本发明实施例中，存储设备可以是内存，或者也可以硬盘。其中硬盘可以是外接硬盘。本发明对此不作限定。应理解，本发明实施例中，由于是沿着位线进行写入过程的，一个字节的8个比特位可以是沿着一个位线的。图3是本发明一个实施例的计算机的结构图。图3所示的计算机300包括：处理器301，以及图2中所示的存储设备200。其中，存储设备200从处理器301接收指令。具体地，该指令可以是写操作的指令，也可以是读操作的指令，本发明对此不作限定。图4是本发明一个实施例的存储方法的流程图。图4所示的存储方法可由图2或图3中的存储设备200实现，该存储方法包括：401，获取相变存储器PCM的每个位线上的待写数据。402，沿着每个位线将待写数据中的至少一组连续的0同时进行写入。本发明实施例通过将PCM的每个位线上的待写数据中的至少一组连续的0同时写入，能够减小热串扰的影响。可选地，作为另一个实施例，步骤402中，还可以是沿着每个位线，同时激活与待写数据中的至少一组连续的0对应的字线上的选择信号，并在每个位线上输入写0脉冲。之后，可依次激活或者同时激活与待写数据中除至少一组连续的0之外的单比特的0对应的字线上的选择信号，并在每个位线上输入写0脉冲。可选地，作为一个实施例，沿着每个位线，同时激活与待写数据中的至少一组连续的0对应的字线上的选择信号，可以是沿着每个位线，同时激活与待写数据中的所有0对应的字线上的选择信号。本发明实施例中，激活字线上的选择信号，可以是将与字线相连接的开关进行闭合操作。本发明实施例中，图4所示的存储方法还可包括：沿着每个位线将待写数据中的1进行写入。具体地，可以是在步骤402之前，沿着每个位线将待写数据中的1进行写入。或者，也可以是在步骤402之后，沿着每个位线将待写数据中的1进行写入。具体地，可沿着每个位线，依次激活或者同时激活与待写数据中的1对应的字线上的选择信号，并在每个位线上输入写1脉冲。这样，便完成了每个位线上的写1操作。将待写数据中的0和1分别进行写入之后，即可完成该位线上的待写数据的写入过程。本发明实施例中，假设PCM中的相变材料对应的位线的数量为N，字线的数量为M。其中，M和N为正整数。本发明实施例中，在步骤401之后的写入过程可以为：沿着位线1执行写0操作，沿着位线1执行写1操作，沿着位线2执行写0操作，沿着位线2执行写1操作，......，沿着位线N执行写0操作，沿着位线N执行写1操作。从而完成存储设备的数据存储。或者，写入过程为：沿着位线1执行写1操作，沿着位线1执行写0操作，沿着位线2执行写1操作，沿着位线2执行写0操作，......，沿着位线N执行写1操作，沿着位线N执行写0操作。从而完成存储设备的数据存储。或者，写入过程为：沿着位线1执行写0操作，沿着位线2执行写0操作，......，沿着位线N执行写0操作，沿着位线1执行写1操作，沿着位线2执行写1操作，......，沿着位线N执行写1操作。从而完成存储设备的数据存储。或者，写入过程为：沿着位线1执行写1操作，沿着位线2执行写1操作，......，沿着位线N执行写1操作，沿着位线1执行写0操作，沿着位线2执行写0操作，......，沿着位线N执行写0操作。从而完成存储设备的数据存储。或者，本发明实施例的写入过程也可以是其他的步骤，本发明对此不作限定。例如，以下将以一个位线作为一例进行阐述。假设表1所示为一个位线上的连续16位。表1中的1至16用于表示该位线上的位置序号。也可理解为1至16为字线的序号。并且，假设该位线上的待写数据为0001100001010111。表112345678910111213141516可选地，写0操作可以是沿着该位线，将待写数据中的全部的0同时写入，写入之后即如表2所示。具体地，首先确定该待写数据中的0的位置是该位线上的第1位、第2位、第3位、第6位、第7位、第8位、第9位、第11位和第13位。其次同时激活这些位对应的选择信号。最后在该位线上输入写0脉冲便可完成写0操作。表2000000000可选地，写0操作可以是沿着该位线，将待写数据中的连续的0同时写入。具体地，首先，确定该待写数据中的第一组连续的0的位置是该位线上的第1位、第2位和第3位。并同时激活这些位对应的选择信号。随后在该位线上输入写0脉冲，写入之后即如表3(a)所示。其次，确定该待写数据中的第二组连续的0的位置是该位线上的第6位、第7位、第8位和第9位。并同时激活这些位对应的选择信号。随后在该位线上输入写0脉冲，写入之后即如表3(b)所示。也就是说，对于该待写数据中的两组连续的0，先进行第一组连续的0的写0操作，再进行第二组连续的0的写0操作。这两组的写0操作是依次进行的。然后，对于待写数据中其他非连续的0，确定第一个单比特的0的位置是该位线上的第11位，并激活该第11位对应的选择信号，随后在该位线上输入写0脉冲，写入之后即如表3(c)所示。再然后，确定第二个单比特的0的位置是该位线上的第13位，并激活该第13位对应的选择信号，随后在该位线上输入写0脉冲，写入之后即如表3(d)所示。也就是说，对于待写数据中的2个单比特的0，可以先进行第一个单比特的0的写0操作，再进行第二个单比特的0的写0操作。这两个单比特的0的写入操作是依次进行的。这样，便完成了在该比特位上的该待写数据中所有0的写0操作。表3(a)000(b)0000000(c)00000000(d)000000000或者，具体地，可先将待写数据中的多组连续的0一起写入，再将待写数据中的多个单比特的0一起写入。具体地，首先，确定该待写数据中有两组连续的0，其中第一组连续的0的位置是该位线上的第1位、第2位和第3位；第二组连续的0的位置是该位线上的第6位、第7位、第8位和第9位。同时激活这两组连续的0对应的选择信号。随后在该位线上输入写0脉冲，写入之后即如表4(a)所示。也就是说，对于该待写数据中的两组连续的0，这两组的写0操作是同时进行的。然后，确定该待写数据中有两个单比特的0，其中第一个单比特的0的位置是该位线上的第11位，第二个单比特的0的位置是该位线上的第13位。同时激活该第11位和第13位对应的选择信号，随后在该位线上输入写0脉冲，写入之后即如表4(b)所示。也就是说，对于该待写数据中的两个单比特的0，写入操作是同时进行的。这样，便完成了在该比特位上的该待写数据中所有0的写0操作。表4(a)0000000(b)000000000或者，具体地，也可先将待写数据中的多组连续的0同时写入，再将待写数据中的多个单比特的0依次写入。为避免重复，这里不再赘述。或者，具体地，也可先将待写数据中的多组连续的0依次写入，再将待写数据中的多个单比特的0同时写入。为避免重复，这里不再赘述。之后，可在表2的基础上进行写1操作。例如，可在写0操作(如表2所示)之后的基础上，首先确定该待写数据中的1的位置为该比特位上的第4位、第5位、第10位、第12位、第14位、第15位和第16位。然后可依次激活或者同时激活与这些比特位对应的选择信号。最后，在该位线上输入写1脉冲。这样，便完成了在该位线上的写1操作。应注意，对于表1所示的位线，也可以先进行写1操作，再进行写0操作。为避免重复，这里不再赘述。这样，本发明实施例中，通过将每个位线上的待写数据中的0同时写入，或者将待写数据中的多个连续的多个0同时写入，能够减小热串扰的影响。应理解，本发明实施例中，由于是沿着位线进行写入过程的，一个字节的8个比特位可以是沿着一个位线的。图5是本发明一个实施例的存储设备的读取方法的流程图。图5所示的读取方法包括：501，接收读取指令。502，确定与读取指令指示的数据对应的至少一个字线和至少一个位线。503，激活该至少一个字线中的一个字线上的选择信号。504，在该至少一个位线上输入读脉冲。本发明实施例沿着位线读取比特位，能够对应沿着位线进行的写入操作。具体地，步骤501中的读取指令可以是对一个字节的读取。对应地，在步骤502中，可确定该一个字节对应的一个位线以及与该一个字节对应的8个字线。相应地，在步骤503中，可激活在该对应的8个字线中的一个字线上的选择信号。例如，可以是8个字线中的第1个字线。进一步地，在步骤504中，在该对应的一个位线上输入读脉冲。这样，便可以读出该字节的第一个比特位。随后，可依次地：激活该8个字线中的另外的7个字线并在对应的位线上输入读脉冲。从而完成该一个字节的8个比特位的依次读取。例如，参见图1，若步骤501接收到的读取指令是对沿着位线1的一个字节的读取。那么，步骤502所确定的至少一个位线为位线1，至少一个字线为字线1、字线2、......、字线8。进一步地，激活字线1上的选择信号，并在位线1上输入读脉冲。激活字线2上的选择信号，并在位线1上输入读脉冲。顺次地，......，激活字线8上的选择信号，并在位线1上输入读脉冲。这样，便读出了沿着位线1的一个字节中的每个比特位上的值。具体地，步骤501中的读取指令也可以是对多个字节的读取。对应地，在步骤502中，可确定该多个字节对应的多个位线以及与该多个字节中的每一个字节对应的8个字线。假设一个字节对应的8个字线为一组字线。相应地，在步骤503中，可激活在该一组字线中的一个字线上的选择信号。进一步地，在步骤504中，在该激活的一个字线对应的一个位线上输入读脉冲，从而完成该多个字节中的一个字节的一个比特位的读取。或者，在步骤504中，在该激活的一个字线对应的多个位线上同时输入或者依次输入读脉冲，从而完成与激活的一个字线对应的该多个字节的每一个比特位的读取。例如，参见图1，若步骤501接收到的读取指令是对沿着位线1和位线2的两个字节的读取。那么，步骤502所确定的至少一个位线为位线1和位线2，至少一个字线为字线1、字线2、......、字线8。进一步地，在步骤503和504中，可先激活字线1上的选择信号，并在位线1和位线2上同时或依次输入读脉冲。再激活字线2上的选择信号，并在位线1和位线2上同时或依次输入读脉冲。顺次地，......，激活字线8上的选择信号，并在位线1和位线2上同时或依次输入读脉冲。这样，便读出了沿着位线1和位线2的两个字节中的每个比特位上的值。或者，进一步地，在步骤503和504中，也可先激活字线1上的选择信号，并在位线1上输入读脉冲。再激活字线2上的选择信号，并在位线1上输入读脉冲。顺次地，......，激活字线8上的选择信号，并在位线1上输入读脉冲。这样，便读出了沿着位线1的一个字节的每个比特位上的值。随后，可先激活字线1上的选择信号，并在位线2上输入读脉冲。再激活字线2上的选择信号，并在位线2上输入读脉冲。顺次地，......，激活字线8上的选择信号，并在位线2上输入读脉冲。这样，便读出了沿着位线2的一个字节的每个比特位上的值。这样，便分别读出了沿着位线1和位线2的两个字节中的每个比特位上的值。也就是说，对于多个字节的读取，可以是逐个字节地依次读取，也可以是多个字节一起读取，本发明对此不作限定。本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(RandomAccessMemory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。当前第1页1 2 3