一种存储器的信号完整性测试方法与流程

本发明涉及半导体技术领域，尤其涉及一种存储器的信号完整性测试方法。

背景技术：

目前一般的电路系统中，都会普遍使用动态随机存储器作为系统代码运行时的存储单元。这样的系统中内存颗粒接口的稳定性是整个系统运行的关键基础，设计人员需要务必保证内存接口的性能满足设计需求。但动态随机存储器的系统设计往往比较复杂，信号极为密集，板级走线困难，对设计者限制颇多，例如要求走线等长，阻抗控制，参考平面完整等等。也正是由于动态随机存储器系统重要，设计又比较困难，因而对动态随机存储器系统的设计验证变得越发有挑战性。设计者如何测试验证确保产品的动态随机存储器接口稳定性，确保板级系统的信号完整性设计，目前还是一个业界难题。

最为常规验证的验证方法就是通过一些系统实际应用来反复烤机验证系统稳定性，该方法往往需要耗费大量的平台以及实际资源来验证，测试时间往往多达几天到十几天，即使如此，仍然难以覆盖最坏情况，难以保证大批量的稳定性。

稍微先进一点的测试验证方案可能会通过选取部分平台来，再实际选取信号线做实际的波形测量来验证信号的波形是否满足标准设计需求。然而这又往往需要使用较高端示波器来测量。在有条件使用高端示波器来进行波形测量时，也会由于动态随机存储器连接使用的信号数量太多，印制电路板级探测信号困难，需要增加测试治具，放置大量测试探头，测量波形的随机性，测量数目的限制，往往也只能覆盖到一部分正在使用的信号线，测试时还需要人力资源反复调整标注，这样测试往往也会耗费大量的时间以及人力资源，测试时间往往都需要几十个小时以上，而且由于探测治具本身的影响，以及测试点位置不合理，容易测量出不准确的结果，即便测试如此麻烦，也依然无法做到全部信号覆盖，测试覆盖面不能达到百分百。

技术实现要素：

针对上述问题，本发明提出了一种存储器的信号完整性测试方法，应用于一动态随机存储器；其中，包括：

步骤s1，采用固定的读的延时以及参考比较电压，以及循环调整的写的延时值和比较电压值的组合策略对所述动态随机存储器进行多次读写操作；

步骤s2，记录所述动态随机存储器响应每次所述读写操作的每个测试结果；

步骤s3，根据所有所述测试结果，分析得到会影响所述测试结果的所述延时值和所述比较电压值的分别的数值边界；

步骤s4，根据分别的所述数值边界，制作一二维数字眼图，所述二维数字眼图具有表示所述延时值的水平方向坐标以及表示所述比较电压值的垂直方向坐标。

上述的信号完整性测试方法，其中，循环调整的所述组合策略为：

每次所述测试操作设定的写的所述比较电压值从一第一初始值开始以一第一预设步进值逐次递增，直至找到使得所述测试结果不同的所述比较电压值的上边界；以及

每次所述测试操作设定的写的所述延时值从一第二初始值开始以一第二预设步进值逐次递增，直至找到使得所述测试结果不同的所述延时值的上边界。

上述的信号完整性测试方法，其中，所述第一预设步进值为所述动态随机存储器的接口电压的0.65％～0.7％，所述第二预设步进值为6～8皮秒。

上述的信号完整性测试方法，其中，所述组合策略中，采用每个所述延时值和所述比较电压值进行的所述测试操作需要重复一预设数量次；

所述步骤s3具体为：

根据所有所述测试结果，分析得到致使所述测试结果稳定的所述延时值和所述比较电压值分别的所述数值边界。

有益效果：本发明提出的一种存储器的信号完整性测试方法，不需要设置测试探头和示波器，就能够对动态随机存储器进行测试，测试效率高，信号覆盖面大。

附图说明

图1为本发明一实施例中存储器的信号完整性测试方法的步骤流程图；

图2为本发明一实施例中存储器的信号完整性测试方法生成的测试结果的数据图表。

具体实施方式

下面结合附图和实施例对本发明进行进一步说明。

在一个较佳的实施例中，如图1所示，提出了一种存储器的信号完整性测试方法，应用于一动态随机存储器；其中，可以包括：

步骤s1，采用固定的读的延时以及参考比较电压，以及循环调整的写的延时值和比较电压值的组合策略对动态随机存储器进行多次读写操作；

步骤s2，记录动态随机存储器响应每次读写操作的每个测试结果；

步骤s3，根据所有测试结果，分析得到会影响测试结果的延时值和比较电压值的分别的数值边界；

步骤s4，根据分别的数值边界，制作一二维数字眼图，二维数字眼图具有表示延时值的水平方向坐标以及表示比较电压值的垂直方向坐标。

在一个较佳的实施例中，循环调整的组合策略可以为：

每次测试操作设定的写的比较电压值从一第一初始值开始以一第一预设步进值逐次递增，直至找到使得测试结果不同的比较电压值的上边界；以及

每次测试操作设定的写的延时值从一第二初始值开始以一第二预设步进值逐次递增，直至找到使得测试结果不同的延时值的上边界。

上述技术方案中，当测量的递增测试值达到测试上限值或者测试提前发现数据比较错误，则立即跳出递增测试循环，记录测试结果，认为当前比较电压下的，最大延时值的边界已经捕获，即将转为继续测试当前比较电压下的延时值的下边界值。

测量每次设定好递增的比较电压后的延时值的下边界值，依次设定写方向的延时压值从一第二初始值开始以一第二预设递减值逐次递减。当测量的递减测试值达到测试下限值或者测试提前发现数据比较错误，则立即跳出递减增测试循环，记录测试结果，认为当前比较电压下的，最小延时值的边界值已经捕获，即将转为继续测试下一比较电压下的延时值的上边界值。

当上述测试操作达到比较电压测试的上边界值设定，则上边界电压测试完毕，改为从第一比较电压值初始值往下递减测试比较电压的下边界值。

上边界和下边界都测试完成后，则测试结束，开始整理数据。

通过结果分析制作二维数字眼图，其中延时值作为数字眼图的水平坐标，而参考比较电压值则作为垂直坐标，通过边界的多点数据连接起来，即构成了二维数字眼图，通过眼图的大小即可以方便的比较参考存储器信号测量工业标准来评估信号完整性的余量。

本发明的测试方法能够运用在动态随机存储器的各个状态阶段，例如动态随机存储器的启动阶段，正常运行阶段均可，原理上可以方便的模拟系统各种状态下的二维数字眼图测量。

上述技术方案的目的是保证延时值和预设电压值的改变的范围足够大，以得到跨越不同测试结果的数值边界，并且使得测试精度是可调的，以在测试结果的数据量和测试效率之间进行调控；递增递减仅仅作为一种测试的情况，也可以是其他变动增减的改变策略。

上述实施例中，优选地，第一预设步进值为动态随机存储器的接口电压的0.65％～0.7％，例如为0.66％，或0.67％，或0.68％，或0.69％等，第二预设步进值为6～8皮秒，例如为6.5皮秒，或7.0皮秒，或7.5皮秒等；具体可以根据使用的存储器规格进行调整，以ddr4内存为例，常设计为0.65％。

在一个较佳的实施例中，组合策略中，采用每个延时值和比较电压值进行的测试操作需要重复一预设数量次；

步骤s3具体为：

根据所有测试结果，分析得到致使测试结果稳定的延时值和比较电压值分别的数值边界。

上述技术方案中，由于单次的测试操作无法确定足够准确，因此在同一个延时值和比较电压值上进行重复测试，通过得到正确的测试结果的概率确定测试结果最终是否正确，可以预先设定一预设概率值作为比较的参考。

通过上述基本原理，也可以对dram的信号线进行单组或者整组测试。

可以选取任意一根数据线，每次只测试一根信号线，或者选取采样时钟进行延时，这样可以一次测试多组信号。通常选择采样时钟进行延时输出同时测量一组信号线。测量开始固定写方向比较电压和写方向的数据输出原始延时，一般原始延时值可以设定为理想计算输出状态，例如数据相对时钟的四分之一相位延时(适用于较低速率存储器)，也可以通过快速大延时读写测试来获取(测试每次以较大步进递增先找到一个能正确读写的相位)，原始比较电压也可以通过理论粗略计算或者大电压调整快速测试来获取，首先对原始延时状态进行读写校验，动态随机存储器先进行预定字符的写操作，然后进行读操作的测试比较，当分析得到致使读操作的结果和写操作预定结果完全匹配，即认为原始位置可使用，然后开始接下来的测试动作。

在一个较佳的实施例中，还可以包括：

步骤s5，根据二维数字眼图，得到延时值和比较电压值各自的最优值。

上述实施例中，优选地，延时值和比较电压值各自的数值边界均包括一上限值和一下限值。

上述实施例中，优选地，延时值和比较电压值各自的最优值可以为各自对应的上限值和下限值的平均值。

具体地，图2所示的是采用该本发明中的技术方案得到的测试结果的数据图表，水平方向为时间，垂直方向为电压幅度。

该测量原理可适用于多种dram(dynamicrandomaccessmemory动态随机存取存储器，简称dram)协议，例如ddr3，或ddr4，或lpddr3(lowpowerdoubledataratesdram3第三代低功率双数据速率动态随机存储器，简称lpddr3)存储器等。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。