本申请通常涉及采样和保持电路。更具体地，本申请涉及能够降低图像传感或其他电子应用中的噪声影响的采样保持电路。
背景技术：
图像传感设备通常由图像传感器(通常为像素电路阵列)以及信号处理电路和任何相关的控制或时序电路组成。在图像传感器自身内，由于光的照射，电荷会被收集在像素电路的光电转换装置中。
图1所示是像素电路的一个示例。如图1所示，像素电路100包括光电转换装置101(例如，光电二极管)、浮动扩散fd、转移晶体管102、复位晶体管103、放大晶体管104、选择晶体管105以及垂直信号线106。如图所示，垂直信号线106对于同一列内的多个像素电路是公共的。可选地，垂直信号线可以在多个列之间共享。转移晶体管102、复位晶体管103和选择晶体管105的栅电极分别接收信号trg、rst和sel。这些信号例如可以由控制或时序电路提供。
虽然图1示出具有特定构造中的四个晶体管的像素电路时，但是本发明不限于此，并且可以适用于具有更少或更多晶体管以及诸如电容器、电阻器等的其他元件的像素电路。此外，本发明可以扩展到在多个光电转换装置之间共享一个以上晶体管的构造。
然后，累积的电荷被转换成数字值。这种转换通常需要诸如采样保持(s/h：sample-and-hold)电路、模数转换器(adc：analog-to-digitalconverter)以及时序和控制电路等的几个电路部件，其中各电路部件均用于转换目的。例如，s/h电路的目的可能是对来自光电二极管操作的不同时间阶段的模拟信号进行采样，然后通过adc将模拟信号转换成数字形式。
然而，典型的采样保持电路实施可能包含各种杂散电容和杂散电荷，这可能会导致采样保持电路的输出不准确。这在需要高精度采样保持的应用中是不理想的。因此，需要一种能够降低由杂散电容和杂散电荷引起的噪声影响的信号处理的方法。
技术实现要素：
本发明的各种方面涉及一种用于将栅控信号施加到采样保持电路内的栅电极的采样保持电路和栅控电路。
在本发明的一个方面中，采样保持电路包括：第一晶体管；第二晶体管，其设置在第一晶体管的栅电极和漏电极之间；采样电容器，该采样电容器的电极连接至第一晶体管的栅电极；以及第一电流源，其连接至第一晶体管的漏电极，其中，第二晶体管的栅电极被构造成接收栅控信号。
在本发明的另一方面中，栅控电路包括：第一晶体管；第二晶体管，其串联连接至第一晶体管；第一电流源；以及反向器，其被构造成接收电源电压和反向器控制信号并输出栅控信号。
在本发明以上的方面中，栅控信号的最小电压为vth2+vsat2+vth1+vsat1，其中，vth1是第一晶体管的阈值电压，vsat1是第一晶体管的饱和电压，vth2是第二晶体管的阈值电压，vsat2是第二晶体管的饱和电压。
以这种方式，本发明的上述方面至少在信号处理技术领域以及相关的成像技术领域作出了改进。
本发明可以以各种形式来体现，这些形式包括商业流程、计算机实现方法、计算机程序产品、计算机系统和网络、用户界面、应用程序接口、硬件实现方法、信号处理电路、图像传感器电路、专用集成电路、现场可编程栅极阵列等。前面的发明内容仅旨在给出本发明的各方面的总体思想，并且不以任何方式限制本发明的范围。
附图说明
在以下说明中，将参照附图更全面地公开各种实施例的这些及其他更详细、具体的特征，其中：
图1示出用于本发明的各种方面的示例性像素电路。
图2示出根据本发明的各种方面的示例性底板采样s/h电路。
图3示出根据图2的示例性s/h电路的示例性信号时序图。
图4示出根据本发明的各种方面的使用晶体管的采样保持电路的示例性实施方式。
图5示出根据图4的实施方式的晶体管开关中的杂散电容。
图6示出根据图4的实施方式的晶体管栅极电压和输出电压之间的示例性关系。
图7示出根据本发明的各种方面的具有用于提供栅控信号的外部电路的示例性采样保持电路。
具体实施方式
在以下说明中，列出了许多细节，诸如流程图、数据表和系统构造等。对于本领域技术人员来说显而易见的是，这些具体细节仅仅是示例性的，并不意图限制本申请的范围。
此外，虽然本发明主要聚焦于在图像传感器中使用s/h电路的示例，但是应该理解，这仅仅是实施方式的一个示例。将进一步理解的是，所公开的s/h电路可以用于需要对信号进行采样和/或比较两个电压的任何设备中；例如，音频信号处理电路、工业测量和控制电路等。
这样，本发明在信号处理技术领域以及图像传感和图像处理相关领域中作出了改进。
<采样保持电路>
图2示出底板采样型的示例性模拟s/h电路200。该说明性的s/h电路包括：放大器205、采样电容器204和开关201-203。在该示例中，vref1是参考电压，并且vin是要采样的输入模拟电压(即，输入信号)。在图像传感器实施方式中，vin表示像素值。开关201-203优选为诸如cmos晶体管等的晶体管。
在操作中，由控制信号sw1-sw3根据特定时序来控制开关201-203。即，开关201由控制信号sw1控制，开关202由控制信号sw2控制，并且开关203由控制信号sw3控制。图3示出用于s/h电路200的操作的示例性时序图，并且示出控制信号sw1-sw3的各自波形。在图3中，出于说明目的，“高电平”信号表示“闭合”(即，连接)开关，“低电平”信号表示“打开”(即，断开)开关。
在图示周期的开始处，信号vin被采样。在此期间，信号sw1和sw2为高电平，而信号sw3为低电平。因此，开关201和202闭合，而开关203打开。这使电容器204被充电到电压vin(t1)-vref1，其中t1是电容器充电的时间。在电容器204充电之后，信号sw1变成低电平，而信号sw2保持高电平，并且信号sw3保持低电平。因此，开关201打开，而开关202保持闭合，并且开关203保持打开。这断开了放大器205的反馈路径。电容器204处的电压保持在前一阶段的电平(即，vin(t1)-vref1)。然后，将信号sw2和sw3反转。即，在开关201保持打开的情况下，开关202打开，并且开关203闭合。电容器204上的电压vc和放大器205上的反馈连接使放大器205的输出电压vout与vin相同。即，vout＝vc+vref1＝vin(t1)-vref1+vref1＝vin(t1)。
图4示出使用晶体管的s/h电路200的实施方式。在图4中，s/h电路400包括放大器和开关，放大器和开关各者都是使用nmos晶体管来实施的。因此，s/h电路400包括：nmos晶体管401-404、采样电容器405和电流源406。晶体管402-404通过它们的栅极电压来控制。以晶体管402为例，当栅极电压vg2稍微超过晶体管阈值电压vth2时，晶体管402传导电流并表现为电阻器。换句话说，晶体管402在“线性”区域或“欧姆”区域中操作。类似地，通过分别施加适当的栅极电压vg3和vg4来使晶体管403和404导通和关断。
s/h电路400的时序和操作遵循之前所述的与s/h电路200有关的类似开关序列。即，将信号sw1施加到晶体管402的栅电极，将信号sw2施加到晶体管403的栅电极，以及将信号sw3施加到晶体管404的栅电极。
在采样周期开始时，晶体管402和403导通，而晶体管404关断。在该步骤中，采样电容器405被充电。因为晶体管402处于导通状态(即，导通电流)，所以栅极偏置电压使少量电荷驻留在晶体管402的沟道中。随后，如图5所示，当晶体管402关断时，晶体管402中的电荷经由杂散电容501(晶体管402的栅极和源极之间)和502(晶体管402的栅极和漏极之间)流向输出节点vout和采样电容器405。这种电荷被称为“杂散电荷”。流向电容器405的杂散电荷的电压变化很小。即，晶体管401的栅极电压变成vg1+δ，其中，δ是取决于许多因子的小电压变化量。δ表示为这些因子f(vth1、vh-vl、斜率(vg2))的函数。在上述关系中，如果不存在杂散电容或杂散电荷，则vg1是栅极电压，vth1是输出晶体管401开始导通的阈值电压，vh是晶体管402的栅极处的高电压，vl是晶体管402的栅极处的低电压，斜率(vg2)是晶体管402中的栅极电压的变化率，并且f表示在自变数(argument)中存在某种形式的函数依赖性。
尽管δ可能很小，但是仍然会导致s/h电路400的输出不准确。在需要高精度s/h电路的应用中，这是不可取的。此外，在使用用于ktc噪声消除的前馈方法的s/h电路实施方式中，即使vg1发生微小变化也可能导致输出中发生较大的变化，并且可能在输出中发生结果限幅(clipping)。
图6针对如图4所示的s/h电路400分别示出了晶体管401和402的栅极电压vg1、vg2与晶体管401的漏电极处的输出电压vout之间的关系。具体地，图6示出当vg2从0逐渐增加时，vg1和vout中的相应变化。因此，出于说明目的，在以下非限制性示例中，图6的水平轴可以被视为时间轴，非限制性示例是出于说明目的而被提供的。
本示例的初始条件使得s/h电路400中的晶体管402的vg2为0v。在这种情况下，晶体管401和402都处于非导通状态，因此，vout相当于电源电压vdd。如图6所示，当vg2逐渐增加时，它会在某一点超过阈值电压vth2。此时，晶体管402传导电流。由于s/h电路400的电路布置，晶体管401的栅极电压vg1会开始跟随vg2变化，但是保持在低于vg1的电平vth2(即，vg2＝vg1+vth2)。在此期间，晶体管401仍然不导通，这是因为vg1低于vth1。一旦vg2超过vth1+vth2，栅极电压vg1上升到vth1以上，晶体管401也开始传导电流。结果，vout从vdd下降。关系式vg2＝vg1+vth2一直保持到晶体管401进入饱和区，在进入饱和区时，如图6所示，vg1开始变平。随着vg2继续增加，在某点处，vg1将达到vth1+vsat1，其中，vsat1是晶体管401的饱和电压。此时，晶体管401在饱和区域工作，并且vout保持在等于vth1+vsat1的电平。
对于s/h电路400，在饱和区中晶体管401进行传导所需的晶体管402的最小栅极电压vg2min是由关系式vg2min＝vth1+vsat1+vth2定义的。为了控制s/h电路400以使其正常工作，可以使晶体管402的栅极电压vg2在0和大于最小电压vg2min的预选“高”电平之间摆动。然而，如果vg2的高电平明显大于vg2min，电荷注入噪声可能增加，这是因为晶体管的栅极处的较高电压通常导致在该晶体管的导电沟道中累积更多电荷。因此，为了导通和关断晶体管402，优选使电压vg2在0与仅略高于vg2min的电平之间摆动。考虑到部件的变化、电路噪声等，优选地使用高于vg2min的电平，而不是vg2min本身。因此，高电平优选为vg2min+vsmall。将在下面更详细地讨论vsmall的优选值。
虽然使用晶体管401-404为nmos晶体管的示例来说明了s/h电路400，但是可选地，可以使用pmos晶体管来实现s/h电路400。换句话说，晶体管401-404可以都是pmos晶体管。在这种情况下，电路中的电压的极性将被反转，并且电流源406的方向也将被反转以维持s/h电路400的运行。类似地，在这种情况下，图6的曲线图中的电压的极性也将被反转。
为了适当地控制s/h电路400的操作，优选使用如图7所示的栅控电路700。为了图7的图示清楚起见，将从该特定图示中省略晶体管403和404。使用栅控电路700可以提供vg2所需的电压，从而确保s/h电路400正常工作，并且同时得到低注入噪声水平。栅控电路700包括：串联连接的晶体管701和702、反向器703和电流源706。反向器703使用电源电压vs，并且反向器703的输出由作为2级-电平(即，1-位)控制信号的输入控制信号ctl确定。ctl的确切高电平和低电平仅需要符合以下条件：高电平足够高以使反向器703的输出为低状态，并且低电平足够低以使反向器703的输出为高状态(即，电源电压vs)。反向器703的输出作为vg2提供给晶体管402的栅极。
晶体管701和702以及电流源706与s/h电路400的电路部件匹配。即，晶体管401和701相匹配以便它们具有相同的特性；晶体管402和702相匹配以便它们具有相同的特性，并且电流源406和706相匹配以便它们提供相同的电流i。因为晶体管401和402都是nmos晶体管，所以这意味着晶体管701和702也应该是nmos晶体管。晶体管401和402以短路状态提供，其各自的漏极和栅极短路。这确保了晶体管401和402都处于导通状态。以这种方式，vs由关系式vs＝vth2a+vsat2a+vth1a+vsat1a给出，其中，vth1a和vth2a分别是晶体管701和702的阈值电压，并且vsat1a和vsat2a分别是晶体管701和702的饱和电压。因为栅控电路700中的晶体管与它们在s/h电路400中的对应部分匹配，所以上述关系式等价于vs＝vth2+vsat2+vth1+vsat1＝vg2min+vsat2。
当经由反向器703以这种方式用vs控制晶体管402时，通过施加高或低电平信号作为ctl来完成晶体管402的开关。因此，来自栅控电路700的期望电平vg2min加上小电压(如上的vsmall)被施加到晶体管402的栅极。在上述的优选实施例中，该小电压相当于晶体管402的饱和电压vsat2。因此，通过使用具有匹配的电路部件的栅控电路700，可以提供适当的电压以导通和关断开关晶体管402，使得s/h电路400正常起作用并得到较低的电荷注入噪声。
如上所述，可选地，图4的s/h电路400可以使用pmos晶体管来实现。在这种情况下，图7的栅控电路700同样可以使用pmos晶体管来实现。在这种实施例中，所有的晶体管都是pmos晶体管，包括晶体管701和702。此外，电压的极性应该反转，电流源406和706的方向应该反转，并且ctl信号的极性应该反转。
<结论>
对于这里说明的处理、系统、方法、启发式等而言，应该理解的是，虽然这些处理的步骤等已经被说明为根据某种有序的序列发生，但是这种处理也可以按照除了这里说明的顺序以外的顺序来执行所说明的步骤。还应该理解的是，可以同时执行某些步骤，可以添加其他步骤，或者可以省略在此说明的某些步骤。换句话说，在此出于说明某些实施例而提供了处理的说明，并且这种说明决不应该理解为限制权利要求。
因此，应该理解，以上说明旨在是说明性的而非限制性的。通过阅读以上说明，除了所提供的示例以外的许多实施例和应用将变得显而易见。范围的确定不应参照以上说明，而是参考所附权利要求书以及这些权利要求有权享有的等同物的全部范围。预计并预期未来的发展将在本文讨论的技术中发生，并且所公开的系统和方法将被并入这些未来的实施例中。总之，应该理解的是，本申请能够进行修改和变形。
除非在此作出相反的明确指示，否则在权利要求中使用的所有术语旨在给予它们最广泛合理的构造并给予它们一般含义，如本文所述领域中的技术人员理解的那样。特别地，除非权利要求记载相反的明确限制，否则应该使用诸如“一个”、“该”、“所述”等单数冠词来叙述一个或多个所指示的元件。
提供了本发明的摘要以允许读者快速确定技术发明的性质。提交的摘要被理解为它不会被用来解释或限制权利要求的范围或含义。此外，在前面的具体实施方式中，可以看出，为了简化本发明，在各种实施例中将各种特征组合在一起。本发明的方法不应被解释为反映所要求保护的实施例需要比在每个权利要求中明确记载的更多特征的意图。相反，正如随附权利要求所反映的那样，本发明的主题不在于单个公开实施例的所有特征。因此，随附权利要求在此被并入到具体实施方式中，其中每项权利要求本身作为单独要求保护的主题。