本发明涉及一种升压保护电路，特别是涉及一种具有避免电压被非预期升压功能的升压保护电路。
背景技术：
非挥发性内存(non-volatilememory，nvm)是一种在没有电力供应至内存区块的情况下，仍然能够维持原本储存的数据的内存。非挥发性内存可应用于许多设备，例如磁性装置、光盘片、闪存或是其它半导体制程的记忆装置。非挥发性内存可分为电子式寻址系统(electricallyaddressedsystems)的内存，例如只读存储器(read-onlymemory)，以及机械式寻址系统(mechanicallyaddressedsystems)的内存，例如硬盘、光盘、磁带等装置。并且，非挥发性内存不需要将本身储存的数据做周期性地更新。因此，非挥发性内存常被用来当成备份数据的装置或是能长时间储存数据的装置。
为了驱动非挥发性内存的内部电路，各种不同的电压会被依序用来控制以及致能非挥发性内存。举例而言，输入至内部电路的工作电压可被用来控制内部电路的核心电路(corecircuit)。输入至内部电路的输入/输出电压(i/ovoltage)可被用来控制内部电路的输入/输出装置。输入至内部电路的写入电压可被用来控制内部电路的数据存取操作。藉由适当调整这些不同的电压，非挥发性内存即可正常地被驱动。并且，在这些电压中，内部电路的工作电压必须要先被升压。
在非挥发性内存的内部电路中，当输入的电压非预期地升压时(例如写入电压非预期地升压)，且工作电压尚未升压时(例如写入电压在工作电压的前就升压)，非挥发性内存的内部电路就会进入异常的操作状态，将导致功率消耗以及电路发生干扰等现象。
技术实现要素：
本发明实施例提出一种升压保护电路，包括第一晶体管、第二晶体管、第三晶体管及第四晶体管。第一晶体管包括用以接收写入电压的第一端、控制端、及第二端。第二晶体管包括耦接于第一晶体管的第一端的第一端、耦接于第一晶体管的第二端的控制端、及耦接于第一晶体管的控制端的第二端。第三晶体管包括耦接于第一晶体管的第二端的第一端、用以接收工作电压的控制端、及用以接收接地电压的第二端。第四晶体管包括耦接于第二晶体管的第一端的第一端、耦接于第一晶体管的第二端的控制端、及用以在第四晶体管导通时输出写入电压的第二端。
本发明另一实施例提出一种升压保护电路，包括第一晶体管、电容、第二晶体管、第三晶体管、第四晶体管、第五晶体管、以及第六晶体管。第一晶体管包括用以接收写入电压的第一端、控制端、及第二端。电容包括耦接于第一晶体管的第一端的第一端、及耦接于第一晶体管的第二端的第二端。第二晶体管包括耦接于第一晶体管的第一端的第一端、耦接于第一晶体管的第二端的控制端、及耦接于第一晶体管的控制端的第二端。第三晶体管包括耦接于第一晶体管的第二端的第一端、用以接收工作电压的控制端、以及用以接收接地电压的第二端。第四晶体管包括耦接于第一晶体管的第一端的第一端、耦接于第二晶体管的第二端的控制端、及第二端。第五晶体管包括耦接于第四晶体管的第二端的第一端、用于接收工作电压的控制端、及用以接收接地电压的第二端。第六晶体管包括耦接于第一晶体管的第一端的第一端、耦接于第五晶体管的第一端的控制端、及用以在第六晶体管导通时输出写入电压的第二端。
本发明另一实施例提出一种升压串行系统，包括至少一个升压保护电路以及内部电路。至少一个升压保护电路用以接收至少一个驱动电压，并据以输出至少一个输出电压。内部电路耦接于至少一个升压保护电路，用以接收一个工作电压及至少一个输出电压。当驱动电压非预期地升压且工作电压尚未升压时，对应的升压保护电路执行电路保护功能，以避免驱动电压输出至内部电路。
附图说明
图1是本发明的升压保护电路的第一实施例的电路图。
图2是本发明的升压保护电路的第二实施例的电路图。
图3是本发明的升压保护电路的第三实施例的电路图。
图4是本发明的升压保护电路的第四实施例的电路图。
图5是本发明的包括图1至图4其一所述的升压保护电路的升压串行系统的架构图。
其中，附图标记说明如下：
100、200、300、400、100a、100b升压保护电路
500升压串行系统
t101至t105、t401至t406晶体管
vpp写入电压
vdd、vdd1工作电压
vss接地电压
cgs寄生电容
zpwrblk、pwrblk、vppin、
zpwrblk1、pwrblk1、vppin1、电压
vdd2in、vpp_in
10内部电路
c电容
vdd2输入/输出电压
具体实施方式
图1是升压保护电路100的第一实施例的电路图。升压保护电路100包括第一晶体管t101、第二晶体管t102、第三晶体管t103及第四晶体管t104。第一晶体管t101包括用以接收写入电压vpp的第一端、控制端、及第二端。第二晶体管t102包括耦接于第一晶体管t101的第一端的第一端、耦接于第一晶体管t101的第二端的控制端、及耦接于第一晶体管t101的控制端的第二端。第三晶体管t103包括耦接于第一晶体管t101的第二端的第一端、用以接收工作电压vdd的控制端、及用以接收接地电压vss的第二端。第四晶体管t104包括耦接于第二晶体管t102的第一端的第一端、耦接于第一晶体管t101的第二端的控制端、及用以在第四晶体管t104导通时输出写入电压vpp的第二端。第四晶体管t104的控制端电压的代号为pwrblk，下文称为：电压pwrblk。第一晶体管t101的控制端电压的代号为zpwrblk，下文称为：电压zpwrblk。为了避免混淆，第四晶体管t104的第二端所输出的电压的代号为vppin，下文称为：电压vppin。换句话说，当第四晶体管t104导通时，电压vppin会相等于写入电压vpp。当第四晶体管t104截止时，电压vppin可为低电压或是为浮接状态的电压。并且，第四晶体管t104的第二端耦接于内部电路10。因此，内部电路10可接收第四晶体管t104的第二端的电压vppin。再者，于升压保护电路100中，第一晶体管t101、第二晶体管t102、及第四晶体管t104可为p型金属氧化物半导体场效晶体管。第三晶体管t103可为n型金属氧化物半导体场效晶体管。在其他实施例中，这些半导体场效晶体管可为输入/输出装置(i/odevices)。并且，输入/输出装置的闸极氧化层的厚度可以比半导体场效晶体管的闸极氧化层的厚度要大。当写入电压vpp非预期地升压且工作电压vdd尚未升压时，升压保护电路100可执行电路保护功能。当工作电压vdd升压时，升压保护电路100可视为旁路电路而可忽略。以下将说明升压保护电路100的操作模式。
在初始状态，工作电压vdd在低电压(可为浮接状态的电压或是近似于接地电压vss)。因此，第三晶体管t103会被截止。电压zpwrblk以及电压pwrblk的初始状态也会在低电压。当写入电压vpp非预期地升压，且工作电压vdd尚未升压时(异常状态)，电压zpwrblk以及电压pwrblk会透过第一晶体管t101以及第二晶体管t102逐渐升压。此时，在第四晶体管t104的第一端与控制端间会产生寄生电容cgs。由于寄生电容cgs具可充电特性并且可视为耦合电导组件，因此电压pwrblk的升压速度会比电压zpwrblk的升压速度要快。在升压保护电路100中，当电压pwrblk升压而满足vpp-pwrblk<|vthp|的条件时，第二晶体管t102将会截止。电压vthp的定义为第二晶体管t102的临界电压。随后，电压zpwrblk会固定在一个比电压pwrblk要小的稳态电压上，因此第一晶体管t101将保持持续导通的状态。举例而言，当电压pwrblk升压至趋近于写入电压vpp(例如7.5伏特)，电压zpwrblk会固定在一个约为写入电压vpp的一半的稳态电压上(例如3.42～3.75伏特)。因为电压pwrblk可升压至趋近于写入电压vpp，第四晶体管t104会在截止状态。因此，写入电压vpp将可以被截止的第四晶体管t104阻隔，而不会由第四晶体管t104的第一端进入第二端。换句话说，第四晶体管t104的第二端将可避免输出非预期升压的写入电压vpp。因此，对于升压保护电路100而言，功率消耗以及电路发生干扰等现象的风险将可以降低。换句话说，当写入电压vpp非预期地升压，且工作电压vdd尚未升压时，第一晶体管t101为导通，第二晶体管t102为截止，及第四晶体管t104为截止，以避免第四晶体管t104的第二端输出写入电压vpp至内部电路10。
当工作电压vdd已经升压且写入电压vpp尚未升压时(正常状态)，第三晶体管t103会是导通状态。的后，电压pwrblk会下拉至趋近于接地电压vss，这将导致第二晶体管t102被导通。由于第二晶体管t102被导通，因此写入电压vpp将可透过第二晶体管t102传输。然而，由于写入电压vpp尚未升压(可为浮接状态的电压或是近似于接地电压vss)，第一晶体管t101将维持导通，因此低电压的写入电压vpp将会透过第一晶体管t101及第三晶体管t103保持与接地电压vss相同的低电位。由于电压pwrblk已经被下拉至趋近于接地电压vss，因此第四晶体管t104会被导通。在第四晶体管t104被导通后，写入电压vpp将可透过第四晶体管t104传输至内部电路10。换句话说，当工作电压vdd已经升压且写入电压vpp尚未升压时，由于第四晶体管t104为导通状态，升压保护电路100可视为一个旁路电路。亦即，写入电压vpp可直接透过第四晶体管t101输出至内部电路10。
当工作电压vdd已经升压且写入电压vpp也已经升压时(正常状态)，第三晶体管t103会是导通状态。的后，电压pwrblk会下拉至趋近于接地电压vss，这将导致第二晶体管t102被导通。由于第二晶体管t102被导通，因此写入电压vpp将可透过第二晶体管t102传输。然而，由于写入电压vpp在工作电压vdd升压时也已经升压，电压zpwblk会透过第二晶体管t102被升压至趋近于写入电压vpp。的后，由于电压zpwblk被升压至趋近于写入电压vpp，因此第一晶体管t101会被截止，这将导致电压pwrblk会维持与接地电压vss相近的电位。由于电压pwrblk会维持与接地电压vss相近的电位，因此第四晶体管t104会被导通。因此，第四晶体管t104的第二端的电压vppin会约略等于写入电压vpp(例如7.5伏特)。换句话说，当工作电压vdd已经升压且写入电压vpp也已经升压时，由于第四晶体管t104为导通状态，升压保护电路100可视为一个旁路电路。亦即，写入电压vpp可直接透过第四晶体管t104输出至内部电路10。
为了增加升压保护电路100的效能(例如降低电路的反应时间)，升压保护电路100也可引入电容c。图2是升压保护电路200的第二实施例的电路图。升压保护电路200的电路架构类似于升压保护电路100的电路架构。升压保护电路200内的第一晶体管t101、第二晶体管t102、第三晶体管t103、及第四晶体管t104的布局方式和电路组件相同于升压保护电路100，因此电路组件的符号将沿用升压保护电路100。升压保护电路200与升压保护电路100的差异的处在于，升压保护电路200的第一晶体管t101的第一端以及第二端间耦接了电容c。详细地说，电容c包括耦接于第一晶体管t101的第一端的第一端，以及耦接于第一晶体管t101的第二端的第二端。电容c可为金属氧化物半导体(metal-oxide-semiconductor)电容。升压保护电路200的操作模式类似于升压保护电路100的操作模式。在升压保护电路200中，当写入电压vpp非预期地升压，且工作电压vdd尚未升压时，由于电容c与寄生电容cgs的共同耦合效应，电压pwrblk会快速地升压。换句话说，升压保护电路200利用耦合效应让电压pwrblk升压的等效电容与电容c和寄生电容cgs有关。由于电容c与寄生电容cgs的共同耦合效应可以让pwrblk快速地升压，因此耦合效能将获得提升。也因如此，升压保护电路200的电路反应时间的效能会比升压保护电路100要优。
图3是升压保护电路300的第三实施例的电路图。升压保护电路300的电路架构类似于升压保护电路100的电路架构。升压保护电路300内的第一晶体管t101、第二晶体管t102、第三晶体管t103、及第四晶体管t104的布局方式和电路组件相同于升压保护电路100，因此电路组件的符号将沿用升压保护电路100。升压保护电路300与升压保护电路100的差异的处在于，升压保护电路300引入了第五晶体管t105。详细地说，第五晶体管t105包括耦接于第二晶体管t102的第二端的第一端、耦接于第一晶体管t101的第二端的控制端、以及用以接收接地电压vss的第二端。第五晶体管可为n型金属氧化物半导体场效晶体管。以下将说明升压保护电路300的操作模式。
在初始状态，工作电压vdd在低电压(可为浮接状态的的电压或是近似于接地电压vss)。因此，第三晶体管t103会被截止。电压zpwrblk以及电压pwrblk的初始状态也会在低电压。当写入电压vpp非预期地升压，且工作电压vdd尚未升压时(异常状态)，电压zpwrblk以及电压pwrblk会分别透过第一晶体管t101以及第二晶体管t102逐渐升压。当电压pwrblk升压至第五晶体管t105的门坎电压时，第五晶体管t105会被导通。并且，当电压pwrblk升压而满足vpp-pwrblk<|vthp|的条件时，第二晶体管t102将会截止。电压vthp的定义为第二晶体管t102的临界电压。随后，电压zpwrblk会透过导通的第五晶体管t105而被下拉至趋近于接地电压vss，这将导致第一晶体管t101为完全导通的状态。举例而言，当电压pwrblk升压至趋近于写入电压vpp(例如7.5伏特)，电压zpwrblk会被下拉至趋近于接地电压vss(例如0伏特)。因为电压pwrblk可升压至趋近于写入电压vpp，第四晶体管t104会在截止状态。因此，写入电压vpp将可以被截止的第四晶体管t104阻隔，而不会由第四晶体管t104的第一端进入第二端。换句话说，当电压pwrblk升压到够大(达到第五晶体管t105的临界电压)，第五晶体管t105会被导通，因此升压保护电路300可视为使用了主动式的方法，透过第五晶体管t105将电压zpwrblk强制下拉到趋近于接地电压vss。类似前述的功能，当写入电压vpp非预期地升压，且工作电压vdd尚未升压时，第一晶体管t101为导通，第二晶体管t102为截止，第四晶体管t104为截止，及第五晶体管t105为导通，以避免第四晶体管t104的第二端输出写入电压vpp至内部电路10。
当工作电压vdd已经升压且写入电压vpp尚未升压或已经升压时，第三晶体管t103会是导通状态。随后，电压pwrblk会下拉至趋近于接地电压vss，这将导致第二晶体管t102被导通且第五晶体管t105被截止。如同前述提及，在第一种状况，也就是当工作电压vdd已经升压且写入电压vpp尚未升压时，由于电压pwrblk会下拉至趋近于接地电压vss，因此第四晶体管t104会被导通。在第四晶体管t104被导通后，写入电压vpp将可透过第四晶体管t104传输至内部电路10。在第二种状况，也就是当工作电压vdd已经升压且写入电压vpp也已经升压时，电压zpwblk会透过导通的第二晶体管t102被升压至趋近于写入电压vpp。因此第一晶体管t101会被完全截止。这将导致电压pwrblk会维持与接地电压vss相近的电位。由于电压pwrblk会维持与接地电压vss相近的电位，因此第四晶体管t104会被导通。因此，第四晶体管t104的第二端的电压vppin会约略等于写入电压vpp(例如7.5伏特)。换句话说，当工作电压vdd已经升压，无论写入电压vpp是否已经升压，升压保护电路300可视为一个旁路电路。亦即，写入电压vpp可直接透过第四晶体管t104输出至内部电路10。
图4是升压保护电路400的第四实施例的电路图。升压保护电路400包括第一晶体管t401、电容c、第二晶体管t402、第三晶体管t403、第四晶体管t404、第五晶体管t405、以及第六晶体管t406。第一晶体管t401包括用以接收写入电压vpp的第一端、控制端、及第二端。电容c包括耦接于第一晶体管t401的第一端的第一端、及耦接于第一晶体管t401的第二端的第二端。第二晶体管t402包括耦接于第一晶体管t401的第一端的第一端、耦接于第一晶体管t401的第二端的控制端、及耦接于第一晶体管t401的控制端的第二端。第三晶体管t403包括耦接于第一晶体管t401的第二端的第一端、用以接收工作电压vdd的控制端、及用以接收接地电压vss的第二端。第四晶体管t404包括耦接于第一晶体管t401的第一端的第一端、耦接于第二晶体管t402的第二端的控制端、及第二端。第五晶体管t405包括耦接于第四晶体管t404的第二端的第一端、用于接收工作电压vdd的控制端、及用以接收接地电压vss的第二端。第六晶体管t406包括耦接于第一晶体管t401的第一端的第一端、耦接于第五晶体管t405的第一端的控制端、及用以在第六晶体管t406导通时输出写入电压vpp的第二端。在升压保护电路400中，第二晶体管t402的控制端电压的代号为pwrblk1，下文称为：电压pwrblk1。第二晶体管t402的第二端电压的代号为zpwrblk1，下文称为：电压zpwrblk1。为了避免混淆，第六晶体管t406的第二端所输出的电压的代号为vppin1，下文称为：电压vppin1。换句话说，当第六晶体管t406导通时，电压vppin1会相等于写入电压vpp。当第六晶体管t406截止时，电压vppin1可为低电压或是为浮接状态的电压。并且，第六晶体管t406的第二端耦接于内部电路10。因此，内部电路10可接收第六晶体管t406的第二端的电压vppin1。再者，于升压保护电路400中，第一晶体管t401、第二晶体管t402、第四晶体管t404、及第六晶体管t406可为p型金属氧化物半导体场效晶体管。第三晶体管t403及第五晶体管t405可为n型金属氧化物半导体场效晶体管。类似地，当写入电压vpp非预期地升压且工作电压vdd尚未升压时，升压保护电路400可执行电路保护功能。当工作电压vdd升压时，升压保护电路400可视为旁路电路而可忽略。以下将说明升压保护电路400的操作模式。
在初始状态，工作电压vdd在低电压(可为浮接状态的电压或是近似于接地电压vss)。因此，第三晶体管t403以及第五晶体管t405会被截止。电压zpwrblk1以及电压pwrblk1的初始状态也会在低电压。当写入电压vpp非预期地升压，且工作电压vdd尚未升压时(异常状态)，电压zpwrblk1以及电压pwrblk1会透过第一晶体管t401以及第二晶体管t402逐渐升压。此时，由于电容c具可充电特性并且可视为耦合电导组件，因此电压pwrblk1的升压速度会比电压zpwrblk1的升压速度要快。在升压保护电路400中，当电压pwrblk1升压而满足vpp-pwrblk1<|vthp|的条件时，第二晶体管t402将会截止。电压vthp的定义为第二晶体管t402的临界电压。随后，电压zpwrblk1会固定在一个比电压pwrblk1要小的稳态电压上，因此第一晶体管t401将保持持续导通的状态。举例而言，当电压pwrblk1升压至趋近于写入电压vpp(例如7.5伏特)，电压zpwrblk1会固定在一个约为写入电压vpp的一半的稳态电压上(例如3.42～3.75伏特)。因为电压zpwrblk1不够高，因此第四晶体管t404会被导通。并且，因为工作电压vdd尚未升压而在低电压的状态，因此第五晶体管t405会被截止。因此，第四晶体管t404的第二端的电压会趋近于写入电压vpp，这将导致第六晶体管t406变为截止状态。因此，写入电压vpp将可以被截止的第六晶体管t406阻隔，而不会由第六晶体管t406的第一端进入第二端。换句话说，第六晶体管t406的第二端将可避免输出非预期升压的写入电压vpp。因此，对于升压保护电路400而言，功率消耗以及电路发生干扰等现象的风险将可以降低。换句话说，当写入电压vpp非预期地升压，且工作电压vdd尚未升压时，第一晶体管t401为导通，第二晶体管t402为截止，第四晶体管t404为导通，及第六晶体管t406为截止，以避免第六晶体管t406的第二端输出写入电压vpp至内部电路10。
当工作电压vdd已经升压且写入电压vpp尚未升压或已经升压时，第三晶体管t403会是导通状态。随后，电压pwrblk1会下拉至趋近于接地电压vss，这将导致第二晶体管t102被导通。如同前述提及，在第一种状况，也就是当工作电压vdd已经升压且写入电压vpp尚未升压时，由于电压pwrblk1会下拉至趋近于接地电压vss，因此第二晶体管t402会被导通。但由于写入电压vpp尚未升压，因此电压zpwblk1不会被升压，这将导致第四晶体管t404会维持在导通状态。也由于写入电压vpp尚未升压，因此即便第四晶体管t404为导通状态，第六晶体管t406的控制端所接收到的电压仍为低电压。因此，第六晶体管t406会被导通。由于第六晶体管t406会被导通，因此写入电压vpp将可透过第六晶体管t406传至内部电路10。在第二种状况，也就是当工作电压vdd已经升压且写入电压vpp也已经升压时，电压zpwblk1会透过导通的第二晶体管t402被升压至趋近于写入电压vpp。因此第一晶体管t401会被完全截止。这将导致电压pwrblk1会维持与接地电压vss相近的电位。由于电压pwrblk1会维持与接地电压vss相近的电位，因此第二晶体管t402会被维持在导通状态。这将会保持电压zpwblk1维持在趋近于写入电压vpp的高电位。并且，由于电压zpwblk1会维持在趋近于写入电压vpp的高电位，因此第四晶体管t404将会被截止。第五晶体管t405的第一端的电压会因为导通的第五晶体管t405而变为接地电压vss。随后，第六晶体管t406会变为导通状态。因此，第六晶体管t406的第二端的电压vppin1会趋近于写入电压vpp(例如7.5伏特)。换句话说，当工作电压vdd已经升压，无论写入电压vpp是否已经升压，升压保护电路400可视为一个旁路电路。亦即，写入电压vpp可直接透过第六晶体管t406输出至内部电路10。
图5是包括图1至图4其一实施例所述的升压保护电路的升压串行系统500的架构图。在图5中，升压串行系统500具有两个成对的电压级、内部电路10、升压保护电路100a、以及升压保护电路100b。输入至内部电路10的工作电压vdd1可用来控制内部电路10的核心电路。透过升压保护电路100b输入至内部电路10的输入/输出电压(i/ovoltage)vdd2可用来控制内部电路10的输入/输出装置。透过升压保护电路100a输入至内部电路10的写入电压vpp可用来控制内部电路10的数据存取操作。升压串行系统500具有两个成对的电压级的定义为，工作电压vdd1与输入/输出电压vdd2为成对的电压级，而工作电压vdd1与写入电压vpp为另一个成对的电压级。并且，前述升压保护电路100至400的一的电路架构可以应用于升压保护电路100a或升压保护电路100b的电路架构。举例而言，第一晶体管t101或t401的第一端可被用来接收输入/输出电压vdd2。第三晶体管t103或t403的控制端可被用来接收工作电压vdd1。藉由如此应用，升压保护电路100b将可具备前述实施例的升压保护电路(100、200、300或400)的功效。亦即，当输入/输出电压vdd2非预期地升压且工作电压vdd1尚未升压时，升压保护电路100b可避免输出非预期升压的输入/输出电压vdd2至内部电路10。换句话说，被内部电路10接收的电压vdd2in不会因为输入/输出电压vdd2非预期地升压而有异常的升压现象。类似地，第一晶体管t101或t401的第一端可被用来接收写入电压vpp。第三晶体管t103或t403的控制端可被用来接收工作电压vdd1。藉由如此应用，升压保护电路100a将可具备前述实施例的升压保护电路(100、200、300或400)的功效。亦即，当写入电压vpp非预期地升压且工作电压vdd1尚未升压时，升压保护电路100a可避免输出非预期升压的写入电压vpp至内部电路10。换句话说，被内部电路10接收的电压vpp_in不会因为写入电压vpp非预期地升压而有异常的升压现象。然而，升压串行系统500的任何合理的硬件变更都属于本发明所揭露的范畴。举例而言，升压串行系统500可以引入超过两个成对的电压级以及超过两个对应的升压保护电路。
综上所述，本发明揭露了多个升压保护电路的实施例。升压保护电路可应用于被多个成对的电压级所控制的升压串行系统。当任何的驱动电压非预期地升压，且工作电压尚未升压时，升压保护电路可执行电路保护功能。当工作电压升压时，升压保护电路可视为旁路电路而可忽略。并且，升压保护电路可使用精简的电路结构即可具有自动化的电路保护功能，不需要额外或是复杂的接脚或端点来控制电路保护的操作。藉由使用升压保护电路，功率消耗以及电路发生干扰等现象的风险将可以降低。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。