相关申请的交叉引用
本申请要求2016年10月18日提交给韩国知识产权局的申请号为10-2016-0135082的韩国专利的优先权，其全部内容通过引用整体合并于此。
各种实施例总体而言可以涉及一种半导体集成装置，更具体地，涉及一种电压调节器及具有其的阻变存储装置。
背景技术：
总体而言，阻变存储装置因其提供的优点而作为下一代存储装置引起人们的注意。下一代存储装置允许下面的优点全部合并到一个装置里：低成本、随机访问、高速工作、低功耗和非易失性。
当数据储存材料层布置在电极对之间，且数据经由数据储存材料层的电阻状态因所施加的电流或电压而改变来编程时，存储装置被认作阻变存储装置。
用于阻变存储装置的相变随机存取存储器(pram)可以基本由存取元件以及数据储存材料层(由相变材料配置)来配置。当在字线与位线之间施加预设电压以将数据写入(编程)至pram中时，写入电流可以施加给数据储存材料层，从而数据储存材料层的电阻状态可以改变。
阻变存储装置包括各种功能模块。恒定电压发生装置用来给功能模块供电。电压调节器可以具有将外部电源电压转换成稳定电源电压的功能，使得稳定电源电压被供应给功能模块(例如，驱动电路)。
技术实现要素：
在本公开的一个实施例中，一种电压调节器可以包括：输出电压发生单元，被配置成通过比较输入电压与反馈电压来产生输出电压；以及反馈电压发生单元，被配置成通过接收输出电压来产生反馈电压，以及将反馈电压提供给输出电压发生单元。反馈电压发生单元可以包括：电压补偿电路，被配置成产生用于补偿由被导通以访问存储单元的访问元件组的导通电阻和在被访问存储单元中流动的截止电流降低的电压电平的电阻值；以及反馈电路，被配置成将在电压补偿电路与电压接地端子之间检测到的反馈电压提供给输出电压发生单元。
在本公开的一个实施例中，一种阻变存储装置可以包括：存储单元阵列，包括多个存储单元；以及电压调节器，被配置成将电压施加给所述多个存储单元之中的被访问存储单元。电压调节器可以包括：输出电压发生单元，被配置成通过将输入电压与反馈电压进行比较来产生输出电压；电压补偿电路，被配置成产生用于补偿由被导通以访问存储单元的访问元件组的导通电阻和在被访问存储单元中流动的截止电流降低的电压电平的电阻值；以及反馈电路，被配置成将在电压补偿电路与电压接地端子之间检测到的反馈电压提供给输出电压发生单元。
在本公开的一个实施例中，一种电压补偿电路可以包括多个复制电路块，所述多个复制电路块并联耦接，且每个复制电路块被配置成通过修整信号来选择和驱动以产生用于补偿电压电平的电阻值。
附图说明
图1是图示根据本公开的一个实施例的阻变存储装置的配置图。
图2是图示根据本公开的一个实施例的被配置成访问图1的存储单元的访问元件以及被配置成施加电压给被访问存储单元的电压调节器的示例的示图。
图3a和图3b是图示图2的电压调节器的配置的示例的示图。
图4a和图4b是图示图3a的电压补偿电路的配置的示例的示图。
图5至图9是图示根据本公开的实施例的电子装置的配置图。
具体实施方式
下面将参照附图来描述各种实施例。附图是各种实施例(以及中间结构)的示意图。这样，可以预期示图的配置和形状由于例如制造技术和/或容限而变化。因此，所描述的实施例不应当被解释为局限于本文中所图示的特定的配置和形状，而可以包括未脱离所附权利要求书中所定义的本发明的精神和范围的配置和形状的偏离。
本文中参照理想实施例的截面图和/或平面图来描述实施例。然而，实施例不应当被解释为限制这些构思。虽然将图示和描述若干实施例，但是本领域技术人员将明白的是，在不脱离本公开的原理和精神的情况下，可以在这些实施例中作出改变。
实施例可以提供能够防止电压降的电压调节器，以及可以提供具有其的阻变存储装置。
根据实施例，电压调节器可以输出被放大了由于下面因素而下降的电压电平的电压：用于被访问存储单元和与被访问存储单元共享位线和字线的存储单元的截止电流，以及用于选择被访问存储单元的开关元件的导通电阻。
相应地，精确的目标电压可以施加给被访问存储单元，从而可以保证读取操作中的读取裕度，并提升读取速度。
图1是图示根据一个实施例的阻变存储装置的配置的示图。
参见图1，根据一个实施例的阻变存储装置10可以包括控制器110、存储单元阵列120、行选择电路130、列选择电路150和读取电路140。
控制器110可以响应于从外部装置或主机输入的写入命令而控制数据写入至存储单元阵列120中。控制器110可以响应于从外部装置或主机输入的读取命令而控制从存储单元阵列120读取数据。
存储单元阵列120可以被配置成包括耦接在多个字线(wl)wl0至wlm与多个位线(bl)bl0至bln之间的多个阻变存储单元(在下文中称作存储单元)mc。
存储单元mc可以为例如pram单元。在一个实施例中，存储单元mc可以包括耦接在字线wl与位线bl之间的数据储存节点sn和访问元件ad。
在一个实施例中，数据储存节点sn可以包括相变材料。访问元件ad可以从诸如二极管、水平晶体管、垂直晶体管和双向阈值开关(ots)元件的开关元件中选择，但是访问元件不局限于此。下面将参照附图来描述访问元件。
在一个实施例中，存储单元阵列120可以以交叉点阵列结构来配置。交叉点阵列结构可以指这样的结构：多个下电极(位线或字线)与多个上电极(字线或位线)被形成为彼此交叉，且由数据储存节点sn和访问元件ad构成的存储单元mc电耦接至下电极与上电极的交点。
存储单元mc在施加给其两个端子的电压之间的电平差大于预设电平时可以导通，而在该电平差小于预设电平时可以关断。
行选择电路130可以被配置成基于行地址来在多个字线wl0至wlm之中选择要访问的字线wl。
列选择电路150可以被配置成基于列地址来在多个位线bl0至bln之中选择要访问的位线bl。
要访问的存储单元mc可以电耦接在经由行选择电路130和列选择电路150而选择的字线wl与位线bl之间。读取电路140可以经由全局字线gwl和全局位线gbl而耦接至选中字线wl和选中位线bl。
读取电路140可以被配置成根据控制器110的控制而从存储单元阵列120读取数据。
在一个实施例中，读取电路140可以被配置成在存储单元mc根据读取操作中提供的字线选择信号而耦接至字线wl且字线wl的电压电平开始下降时，将字线wl的电压高速地下降至接地电压vbb的电平。读取电路140可以被配置成在字线wl的电压下降之后、在存储单元mc根据位线选择信号而耦接至位线bl之前将位线bl的电压高速地上升至电源电压vpp的电平。在一个示例中，电源电压vpp的电平可以为经由电压泵电路(未示出)而产生的泵电压电平，而接地电压vbb的电平可以为负电压电平。
由于字线wl的电压电平和位线bl的电压电平被控制来高速地达到目标电平，因此使存储单元mc导通所需的时间可以缩短。相应地，可以提升读取操作速度，且可以充分确保读取裕度。
图2是图示根据一个实施例的被配置成访问图1的存储单元的访问元件以及被配置成施加电压给被访问存储单元的电压调节器的配置的示例的示图。在图2中已经描述了，耦接到字线wl的访问元件和耦接到位线bl的访问元件包括包含晶体管的开关元件，但并不局限于此。
参见图2，被配置成访问存储单元mc的访问元件可以包括与电耦接至存储单元mc的位线bl和字线wl电耦接的第一开关组swg1和第二开关组swg2。
第一开关组swg1可以包括读写(读/写)使能开关rwsw、全局位线选择开关gbsw以及局部位线选择开关lbsw。第二开关组swg2可以包括读/写使能开关rwsw、全局字线选择开关gwsw以及局部字线选择开关lwsw。第一开关组swg1的读/写使能开关rwsw和第二开关组swg2的读/写使能开关rwsw可以耦接到电压调节器200。
第一开关组swg1和第二开关组swg2的读/写使能开关rwsw可以选择对存储单元mc执行读取操作还是写入操作。
第一开关组swg1的全局位线选择开关gbsw可以在全局位线之中选择用来访问对应的存储单元mc的一个全局位线。局部位线选择开关lbsw可以在耦接到选中全局位线的多个局部位线之中选择用来访问对应的存储单元mc的一个局部位线。
第二开关组swg2的全局字线选择开关gwsw可以在全局字线之中选择用来访问对应的存储单元mc的一个全局字线。局部字线选择开关lwsw可以在耦接到选中全局字线的多个局部字线之中选择用来访问对应的存储单元mc的一个局部字线。
例如，为了对对应的存储单元mc执行读取操作或写入操作，包括在第一开关组swg1和第二开关组swg2中的全部开关都可能不可避免地导通以访问对应的存储单元mc。
当包括在第一开关组swg1和第二开关组swg2中的全部开关元件(例如，读/写使能开关rwsw、全局位线选择开关gbsw、局部位线选择开关lbsw、全局字线选择开关gwsw以及局部字线选择开关lwsw)都导通以访问对应的存储单元mc时，在每个导通的开关中可以产生导通电阻。
在具有上述交叉点阵列结构的存储单元阵列120中，当第一开关组swg1和第二开关组swg2二者都导通以访问存储单元mc且位线电压和字线电压施加给对应的存储单元mc时，施加给存储单元mc的位线电压和字线电压可以施加给与对应的存储单元mc耦接到同一位线bl和同一字线wl的存储单元。
被访问存储单元mc可以称作全选中单元，而与存储单元mc耦接到同一位线bl和同一字线wl的存储单元可以称作半选中单元。
在全选中存储单元mc中可以产生从位线bl朝向字线wl的第一截止电流ioff1。在与对应的存储单元mc耦接到同一位线bl的半选中存储单元中可以产生从位线bl朝向字线wl的接地的第二截止电流ioff2。在与对应的存储单元mc耦接到同一字线wl的半选中存储单元中可以产生从字线wl的接地朝向字线wl的第三截止电流ioff3。
由于产生了截止电流ioff(对应于第一截止电流ioff1、第二截止电流ioff2和第三截止电流ioff3)和由被导通以选择被访问存储单元mc的开关中所产生的导通电阻引起的电压降△vswg1和△swg2，因此目标电压可以不被施加给被访问存储单元mc。当目标电压未施加给被访问存储单元mc时，读取裕度可以减小，或者读取速度可以降低。
在一个实施例中，由于被放大了降低的电压电平的电压被施加给被访问存储单元，因此即使当截止电流ioff和导通电阻引起了电压降或电压衰减时，目标电压也可以施加给被访问存储单元mc。
为了克服因截止电流ioff和导通电阻而引起的电压降，在一个实施例中可以提供如图3a和图3b中所示的包括电压补偿电路的电压调节器。图3a图示了根据一个实施例的被配置成通过下转换操作来产生电压的电压调节器的示例。
参见图3a，根据一个实施例的电压调节器200a可以包括输出电压发生单元210和反馈电压发生单元220。
输出电压发生单元210可以通过接收输入电压(或参考电压)vin和反馈电压vfb来产生输出电压vout。输出电压发生单元210可以包括运算放大电路211和pmos晶体管213。
运算放大电路211可以根据输入电压vin与从反馈电路223反馈来的反馈电压vfb之间的电压差而提供栅极信号gs给pmos晶体管213。在一个实施例中，运算放大电路211可以包括运算放大器，该运算放大器具有接收输入电压vin的反相输入端子、接收反馈电压vfb的非反相输入端子以及耦接到pmos晶体管213以控制栅极信号gs的输出端子。在此示例中，运算放大器可以通过提供具有与输入电压vin和反馈电压vfb之间的电压差相对应的电压电平的栅极信号gs来控制输入电压vin与反馈电压vfb相等。
pmos晶体管213可以根据从运算放大电路211输入的栅极信号gs来控制电压施加端子与电压接地端子之间的电流。在一个实施例中，pmos晶体管213可以包括耦接到电压施加端子的源极、耦接到运算放大电路211的输出端子的栅极以及耦接到反馈电压发生单元220的漏极。在此示例中，pmos晶体管213可以根据栅极信号gs来控制源极-漏极电流。
反馈电压发生单元220可以通过接收从检测节点nd检测到的输出电压vout来产生反馈电压vfb，以及将反馈电压vfb提供给输出电压发生单元210。
反馈电压发生单元220可以包括电压补偿电路221和反馈电路223。
电压补偿电路221可以耦接在检测节点nd与反馈电路223之间。电压补偿电路221可以被配置成补偿因在被导通以选择存储单元(参见图2的mc)的访问元件中产生的导通电阻和在被访问存储单元mc中流动的截止电流所引起的电压降。
电压补偿电路221可以包括如图4a和图4b中所示的并联耦接的多个复制电路块rcbn-1、rcbn和rcbn+1(在下文中共同称作rcb)。多个复制电路块rcbn-1、rcbn和rcbn+1之中的至少一个或更多个复制电路块rcb可以通过修整(trimming)信号trimming1和trimming2来选择和驱动。下面将参照图4a和图4b来描述电压补偿电路221。
反馈电路223可以包括耦接在电压补偿电路221与电压接地端子之间的第一检测电阻器r1和第二检测电阻器r2。例如，第一检测电阻器r1的一个端子可以耦接到电压接地端子，第一检测电阻器r1的另一端子可以耦接到第二检测电阻器r2的一个端子，以及第二检测电阻器r2的另一端子可以耦接到电压补偿电路221。反馈电压vfb可以从第一检测电阻器r1的另一端子与第二检测电阻器r2的一个端子之间的连接节点输出，且可以被提供给输出电压发生单元210的运算放大电路211。
根据一个实施例，电压调节器(即，200、200a和200b)可以包括电压补偿电路221。例如，无电压补偿电路221的电压调节器可以仅包括运算放大电路211、pmos晶体管213和反馈电路223。从无电压补偿电路的电压调节器输出的输出电压vout可以通过下面的等式1来得到。
[等式1]
这里，vin可以为输入电压(或参考电压)，而r1和r2可以为反馈电路223的第一检测电阻器和第二检测电阻器。
如上所述，输出电压vout可以被截止电流ioff1、ioff2和ioff3以及被导通以访问对应的存储单元mc的访问元件的导通电阻降低，且被降低的输出电压vout可以施加给被访问存储单元mc。相应地，期望的输出电压vout不会施加给被访问存储单元mc，从而读取裕度可以减小，且读取操作速度可以降低。
根据一个实施例，电压调节器可以在反馈电压发生电路220中包括电压补偿电路221，以及可以输出被放大了由截止电流ioff1、ioff2和ioff3以及开关组的导通电阻降低或减小的电压电平的输出电压vout。
图3b图示了根据一个实施例的被配置成通过泵送操作来产生电压的电压调节器的示例。
参见图3b，根据一个实施例的电压调节器200b可以包括输出电压发生单元250和反馈电压发生单元260。这里，反馈电压发生单元260可以具有与图3a的反馈电压发生单元210的配置实质上相同的配置，从而将省略对其的描述。
输出电压发生单元250可以通过接收输入电压(或参考电压)vin和反馈电压vfb来产生输出电压vout。输出电压发生单元250可以包括比较器251、振荡器253和电荷泵255。
比较器251可以被配置成通过将输入电压(或参考电压)vin与从反馈电压发生单元260反馈来的反馈电压vfb进行比较来产生检测信号det。比较器251可以通过使用输入电压vin的电压电平、使用参考电压电平检测反馈电压vfb的电压电平来产生和输出检测信号det。
振荡器253可以产生和输出响应于从比较器251输出的检测信号det而振荡的振荡信号osc。
电荷泵255可以通过接收从振荡器253输出的振荡信号osc而经由泵送操作来产生和输出输出电压vout。
反馈电压发生单元260可以通过接收从检测节点nd检测到的输出电压vout来产生反馈电压vfb，以及将反馈电压vfb提供给输出电压发生单元250。
反馈电压发生单元260可以包括电压补偿电路261和反馈电路263。电压补偿电路261可以耦接在检测节点nd与反馈电路263之间。反馈电路263可以包括耦接在电压补偿电路261与电压接地端子之间的第一检测电阻器r1和第二检测电阻器r2。反馈电压vfb可以从第一检测电阻器r1的另一端子与第二检测电阻器r2的一个端子之间的连接节点输出，且被提供给输出电压发生单元250的比较器251。
图4a和图4b是图示图3a的电压补偿电路的配置的示例的电路图。在图4a和图4b中已经图示了，虽然示例了图3a的电压补偿电路221，但是可以同等地应用图3b的电压补偿电路261。在实施例中，例如，图4a和图4b是图示图3b的电压补偿电路的配置的示例的电路图。
参见图4a，如上所述，电压补偿电路221可以包括多个复制电路块rcbn-1、rcbn和rcbn+1。多个复制电路块rcbn-1、rcbn和rcbn+1可以并联耦接。多个复制电路块rcbn-1、rcbn和rcbn+1中的每个可以由被配置成访问(或选择)存储单元mc的访问元件组(例如，第一开关组和第二开关组)的组合来配置。
在一个实施例中，复制电路块rcb可以由如图4a中所示的第一开关组swg1(也参见图2，swg1)的组合来配置。在此示例中，第一开关组swg1的组合可以包括一个第一开关组swg1(即，rcbn)、串联耦接的至少两个第一开关组swg1(即，rcbn-1)以及并联耦接的至少两个第一开关组swg1(即，rcbn+1)。在一个实施例中，复制电路块rcb可以由如图4b中所示的第二开关组swg2(也参见图2，swg2)的组合来配置。在此示例中，第二开关组swg2的组合可以包括一个第二开关组swg2(即，rcbn)、串联耦接的至少两个第二开关组swg2(即，rcbn-1)以及并联耦接的至少两个第二开关组swg2(即，rcbn+1)。
例如，当假设用于访问存储单元mc的访问元件包括一个晶体管时，电压补偿电路221可以包括包含一个晶体管的复制电路块rcb、包含串联耦接的两个晶体管的复制电路块rcb、包含并联耦接的两个晶体管的复制电路块rcb等。
相应地，复制电路块rcb可以基于电阻值而具有差异。如果有必要，多个复制电路块rcb的一部分可以激活，而多个复制电路块rcb的剩余部分可以不激活，使得期望电阻值可以添加在检测节点nd与反馈电路223(即，263)之间。
在图4a和图4b中已经为了绘图的简便而描述为包括仅三个复制电路块rcb，但是电压补偿电路221中包括的复制电路块rcb的数量不局限于此。
参见图4a和图4b，复制电路块rcbn-1、rcbn和rcbn+1可以通过经由修整信号而输入的使能信号en和enb来激活或不激活。
例如，当经由第一修整信号trimming1而输入的使能信号en为高而经由第二修整信号trimming2而输入的使能信号enb为低时，复制电路块rcbn-1、rcbn和rcbn+1的晶体管可以导通，且复制电路块rcbn-1、rcbn和rcbn+1可以激活。当经由第一修整信号trimming1而输入的使能信号en为低而经由第二修整信号trimming2而输入的使能信号enb为高时，复制电路块rcbn-1、rcbn和rcbn+1的晶体管可以关断，且复制电路块rcbn-1、rcbn和rcbn+1可以不激活。
如上所述，从不具有电压补偿电路221或261的电压调节器输出的输出电压vout可以用等式1来表示。包括电压补偿电路(即，221或261)的实施例中的电压调节器(即，200、200a和200b)可以输出被放大了由截止电流ioff1、ioff2和ioff3以及开关组的导通电阻降低或减小的电压电平的输出电压vout。相应地，从根据一个实施例的包括电压补偿电路的电压调节器(即，200、200a和200b)输出的输出电压vout可以用下面的等式2来表示。
[等式2]
例如，ioff可以指经由访问元件的导通而流向存储单元mc的截止电流ioff1和在与对应的存储单元mc耦接到同一位线和同一字线的存储单元中流动的截止电流ioff2和ioff3的总和。ir1可以指流向第一检测电阻器r1的电流。rsw可以指被导通以访问存储单元mc的至少一个或更多个访问元件的导通电阻。
ioff和ir1可以在阻变存储装置10的设计中得到，或者可以经由在阻变存储装置10的制造完成之后执行的测试来检测。当等式2中的“ioff/ir1”为常数“a”时，“a”值可以在设计中得到，或者可以经由制造完成之后的测试来得到。可以根据获得的值来执行修整以在图4a和图4b中图示的多个复制电路块rcb之中选择至少一个或更多个复制电路块rcb。例如，当值为1时，复制电路块rcb之中的复制电路块rcbn可以被选中和激活，而剩余的复制电路块rcb可以不被选中且可以不激活。例如，可以根据“a”的值来改变激活的复制电路块rcb和不激活的复制电路块rcb。
在一个实施例中，“a”的值可以动态地获得。例如，在工作期间可能引起阻变存储装置10的温度上的改变，且根据温度改变可能引起电压降的改变。相应地，对于根据温度而改变的电压降，动态响应可以是必要的。
在一个实施例中，控制器110可以基于经由阻变存储装置10中提供的温度传感器(未示出)而测量的阻变存储装置10的温度来计算对应的值，以及根据计算的值来执行修整以选择和激活至少一个或更多个复制电路块rcb。
根据一个实施例的电压调节器200a和200b可以输出被放大了电压降电平的电压，该电压降电平由流向被访问存储单元mc的截止电流ioff1、在与对应的存储单元mc耦接到同一位线和同一字线的存储单元中流动的截止电流ioff2和ioff3以及用于访问对应的存储单元mc的开关元件的导通电阻引起。即使当因上述因素(例如，截止电流和导通电阻)而引起电压降时，目标电压也可以施加给被访问存储单元mc。相应地，可以确保对应的存储单元的读取操作裕度，且可以提升读取操作速度。
图5至图9是图示根据本公开的各种实施例的电子装置的示例的配置图。
图5是图示作为根据本公开的一个实施例的电子装置的处理器的示例的配置图。
参见图5，处理器30可以包括控制器310、算术运算单元320、储存单元330和高速缓冲存储器单元340。
控制器310可以通过从外部装置接收诸如命令或数据的信号来控制处理器30的总体操作，诸如将命令解码、对数据执行输入、输出或处理等操作。
算术运算单元320可以根据控制器310中的命令的解码结果来执行若干算术运算。算术运算单元320可以包括至少一个算术和逻辑单元(alu)，但是其不局限于此。
储存单元330可以用作寄存器，且可以被配置成储存处理器30中的数据。储存单元330可以包括数据寄存器、地址寄存器、浮点寄存器和其他各种寄存器。储存单元330可以储存这样的地址，算术运算单元320中运算的数据、根据运算结果的数据以及要在算术运算单元320中处理的数据被储存在该地址中。
储存单元330可以由阻变存储装置来配置，且可以包括具有图4a和图4b中所示的电压补偿电路的电压调节器。相应地，可以确保读取操作中的读取裕度，且可以提升读取速度。
高速缓冲存储器单元340可以用作临时储存空间。
图5中所示的处理器30可以为电子装置的中央处理单元(cpu)、图像处理单元(gpu)、数字信号处理器(dsp)、应用处理器(ap)等。
图6和图7是图示作为根据本公开的各种实施例的电子装置的数据处理系统的其他示例的配置图。
图6中所示的数据处理系统40可以包括处理器410、接口420、主存储装置430和辅助存储装置440。
数据处理系统40可以执行输入、处理、输出、通信、储存等来执行用于数据处理的一系列操作，且可以为诸如计算机服务器、个人便携式终端、便携式计算机、网络平板电脑、无线终端、移动通信终端、数字内容播放器、相机、卫星导航系统、摄像机、录音机、远程信息处理设备、视听(av)系统或智能电视(tv)的电子装置。
在一个实施例中，数据处理系统40可以为数据储存装置。数据处理系统40可以为盘型装置，诸如硬盘、光驱、固态盘或数字化多功能盘(dvd)，或者为卡型装置，诸如通用串行总线(usb)存储器、安全数字(sd)卡、记忆棒、智能媒体卡、内部/外部多媒体卡或紧凑型闪存卡。
处理器410可以经由接口420来控制主存储装置430与外部装置之间的数据交换，以及处理器410可以控制总体操作，诸如将经由接口420而从外部装置输入的命令解码以及对储存在系统中的数据的运算、比较等。
接口420可以提供这样的环境：命令和数据可在外部装置与数据处理系统40之间交换。根据数据处理系统40的应用环境，接口420可以为人机接口装置或者卡接口装置或盘接口装置(例如，集成驱动电路(ide)、小型计算机系统接口(scsi)、串行高级技术附件(sata)、外部sata(esata)、个人计算机存储卡国际协会(pcmcia)等)，该人机接口装置包括输入装置(例如，键盘、小键盘、鼠标、声音识别装置等)和输出装置(例如，显示器、扬声器等)。
主存储装置430可以储存数据处理系统40的操作所需的应用、控制信号、数据等，且可以用作可以传输和执行来自辅助储存装置440的程序或数据的储存空间。主存储装置430可以使用非易失性存储装置来实施。
辅助存储装置440可以为用于储存程序代码、数据等的空间，且可以为大容量存储装置。例如，辅助存储装置440可以使用非易失性存储装置来实施。
主存储装置430和辅助存储装置440可以由阻变存储装置来配置，且可以包括具有如图4a和图4b所示的电压补偿电路的电压调节器。相应地，可以确保读取操作中的读取裕度，且可以提升读取速度。
图7中所示的数据处理系统50可以包括存储器控制器510和非易失性存储装置520(nvm)。
存储器控制器510可以被配置成响应于来自主机的请求而访问非易失性存储装置520。存储器控制器510可以包括处理器511、工作存储器513、主机接口515和存储器接口(if)517。
处理器511可以被配置成控制存储器控制器510的总体操作。工作存储器513可以储存存储器控制器510的操作所需的应用、数据、控制信号等。
主机接口515可以执行用于主机与存储器控制器510之间的数据和控制信号的交换的协议转换，而存储器接口517可以执行用于存储器控制器510与非易失性存储装置520之间的数据和控制信号的交换的协议转换。
在一个实施例中，非易失性存储装置520和/或工作存储器513可以由阻变存储装置来配置，且可以包括具有如图4a和图4b中所示的电压补偿电路的电压调节器。相应地，可以确保读取操作中的读取裕度，且可以提升读取速度。
图7中所示的数据处理系统50可以用作便携式电子装置的盘装置或内部/外部存储卡。数据处理系统50可以用作图像处理器或其他应用芯片组。
图8和图9是图示根据本公开的各种实施例的电子装置的其他示例的配置图。
图8中所示的电子装置60可以包括处理器601、存储器控制器603、非易失性存储装置605、输入/输出(i/o)装置607和功能模块600。
存储器控制器603可以根据处理器601的控制来控制非易失性存储装置605的数据处理操作，例如，写入操作、读取操作等。
编程在非易失性存储装置605中的数据可以根据处理器601和存储器控制器603的控制而经由i/o装置607输出。例如，i/o装置607可以包括显示装置、扬声器装置等。
在一个实施例中，非易失性存储装置605可以由阻变存储装置来配置，且可以包括具有如图4a和图4b中所示的电压补偿电路的电压调节器。相应地，可以确保读取操作中的读取裕度，且可以提升读取速度。
i/o装置607还可以包括输入装置，且i/o装置607可以经由输入装置来输入用于控制处理器601的操作或要在处理器601中处理的数据的控制信号。
在一个实施例中，存储器控制器603可以实施成处理器601的一部分或者与处理器601分离的芯片组。
功能模块600可以为可以执行根据图8中所示的电子装置60的应用示例而选择的功能的模块，以及在图8中图示了通信模块609和图像传感器611作为功能模块600的示例。
通信模块609可以提供这样的通信环境：电子装置60耦接到有线或无线通信网络以交换数据和控制信号。
图像传感器611可以将光学图像转换成数字图像信号，并将数字图像信号传输给处理器601和存储器控制器603。
当功能模块600包括通信模块609时，图8的电子装置60可以为诸如无线通信终端的便携式通信装置。当功能模块600可以包括图像传感器611时，电子装置60可以为数码相机、数码录像机、或与数码相机和数码录像机中的任何一种连接的电子装置(例如，个人计算机(pc)、便携式电脑、移动通信终端等)。
电子装置60还可以包括通信模块609和图像传感器611二者。
图9中所示的电子装置70可以包括卡接口701、存储器控制器703和非易失性存储装置705。
图9是图示用作存储卡或智能卡的电子装置70的说明图，以及图9中所示的电子装置70可以为pc卡、多媒体卡、嵌入式多媒体卡、安全数字卡和通用串行总线(usb)驱动之中的任意一种。
卡接口701可以根据主机的协议来对主机与存储器控制器703之间的数据交换执行交互。在一个实施例中，卡接口701可以指可以支持主机中所使用的协议的硬件、硬件中安装的可以支持主机中所使用的协议的软件或信号传输方法。
存储器控制器703可以控制非易失性存储装置705与卡接口701之间的数据交换。
非易失性存储装置705可以由阻变存储装置来配置，且可以包括具有如图4a和图4b中所示的电压补偿电路的电压调节器。相应地，可以确保读取操作中的读取裕度，且可以提升读取速度。
上述实施例意在说明而非限制本发明。各种替换和等价是可能的。本发明不受本文中所描述的实施例的限制。实施例也不局限于任何特定类型的半导体器件。鉴于本公开，其他添加、删减或修改是明显的，且意在落入所附权利要求书的范围之内。