X技术
首页
登录
注册
一种译码器控制电路及NorFlash存储器的版图布局方法与流程
文档序号:16188686
发布日期:2018-12-08 05:28
阅读:
来源:国知局
导航:
X技术
>
最新专利
>
信息存储应用技术
>
一种译码器控制电路及Nor Flash存储器的版图布局方法与流程
技术特征:
技术总结
本发明公开了一种译码器控制电路及Nor Flash存储器的版图布局方法。译码器控制电路占用版图面积小、控制原理和结构简单,布局布线简单、外围驱动电路面积小、读取路径短、读取速度快。尤其是在大容量先进工艺的Nor Flash存储器中,本发明的译码器控制电路具备明显的面积成本优势、较强的复用性和易扩展性。
技术研发人员:
李浩;李军;张小印;马力
受保护的技术使用者:
南通芯泽电子科技有限公司
技术研发日:
2018.06.20
技术公布日:
2018.12.07
完整全部详细技术资料下载
当前第2页
1
2
相关技术
EEPROM阵列及其操作方法...
使用用于非易失性存储器的受控...
基于忆阻器和CMOS的内容可...
内容可寻址存储器的制作方法
具有动态允许位写入逻辑的存储...
存储器操作方法及存储器操作装...
一种顺序进入和退出低功耗状态...
静态随机存取存储器的控制电路...
一种高能量利用率低功耗的堆叠...
半导体集成电路装置及半导体装...
网友询问留言
已有
0
条留言
还没有人留言评论。精彩留言会获得点赞!
1
译码器电路相关技术
一种新型的混合信号处理电路的制作方法
译码方法、存储器存储装置、存储器控制电路单元的制作方法
一种led显示屏译码行选电路及led显示屏控制系统的制作方法
译码方法、存储器存储装置、存储器控制电路单元的制作方法
行译码电路以及存储器的制造方法
一种行地址译码电路的制作方法
深度图译码的制作方法
高压行译码电路的制作方法
一种基于最小二乘法拟合曲线补偿光电编码器基准电压的方法
高密度存储器结构的制作方法
38译码器相关技术
基于算术码与低密度奇偶校验码的迭代联合信源信道译码方法
一种数据译码方法及设备的制造方法
一种基于cpld的hdb3编译码器电路的制作方法
一种译码电路的制作方法
一种新型译码器装置的制造方法
用于内插视频译码的子像素的值的自适应支持的制作方法
一种确定译码时刻的方法和装置的制造方法
用于内插视频译码的子像素的值的自适应支持的制作方法
一种确定译码时刻的方法和装置的制造方法
用于确定视频译码块的分区的角落视频部分的方法