自动复位位移寄存器的制作方法

本实用新型涉及数据复位与位移技术领域，尤其涉及自动复位位移寄存器。

背景技术：

锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个i/o口既能输出也能输入的问题。

因此，我们急需一种如何利用sr锁存器来实现数据自动复位与位移。

技术实现要素：

本实用新型所要解决的技术问题是现有的复位位移寄存器使用锁存器时存在锁存器空翻，致使不能自动实现复位和位移数据的问题。本实用新型提供了解决上述问题的自动复位位移寄存器，该寄存器具有自动复位功能，解决锁存器空翻问题，只有在输入信号变化时锁存器才翻转，采用奇偶伦流置位复位来位移寄存数据。

本实用新型通过下述技术方案实现：

自动复位位移寄存器，包括三极管vt1、三极管vt2、cmos反相器cm1、cmos反相器cm2、直流电源和交流电源，所述三极管vt1的集电极和三极管vt2的集电极均连接到直流电源的正极，所述三极管vt1的发射极和三极管vt2的发射极均连接到直流电源的负极；cmos反相器cm1、cmos反相器cm2均并联于直流电源上；所述三极管vt1的基极和三极管vt2的基极均连接到交流电源上；

还包括若干存储元电路，各个存储元电路依次串连，将存储元电路从第一个进行标号，第一个存储元电路为u1，第二个存储元电路为u2，第n个为存储元电路为un，这样形成奇数位标号的存储元电路为u1、u3、u(2n+1)以及偶数位标号的u2、u4、u(2n)；每个所述存储元电路包括两个与非门、与非门sr锁存器，两个与非门对应连接与非门sr锁存器的输入端s和与非门sr锁存器的输入端r；

三极管vt2的集电极通讨cmos反相器cm2输出之后与奇数(即从左边数第一个、第三个、第2n+1个，其中n为自然数)锁存器的两个输出端q端和端分别组成与非门；左边三极管vt1的集电极通过cmos反相器cm1输出之后与偶数(即从左边数第二、第四个、第2n个)锁存器的两个输出端q端和端分别组成与非门；信号输入端分成两组，一组经过非门，另一组不经过非门，这两组分别和三极管vt1、cmos反相器cm1的输出端组成与非门；信号经过若干串连的存储元电路后，最后一个存储元电路的与非门sr锁存器的输出端q端为信号输出端。

优选地，还包括电阻r1、电阻r2，所述三极管vt1的集电极连接电阻r1，电阻r1连接直流电源的正极；所述三极管vt2的集电极连接电阻r2，电阻r2连接直流电源的正极。

优选地，还包括二极管vd1、二极管vd2，所述二极管vd1的正极连接到直流电源的负极，所述二极管vd1的正极连接到三极管vt1的基极和交流电源的公共端；所述二极管vd2的正极连接到直流电源的负极，所述二极管vd2的正极连接到三极管vt2的基极和交流电源的公共端。

优选地，所述cmos反相器cm1输入端连接三极管vt1的集电极与电阻r1的公共端，cmos反相器cm1输出端作为奇数位标号的存储元电路的每个与非门的一个输入端，cmos反相器cm1中间端的一端连接到直流电源的正极、另一端连接到直流电源的负极；

所述cmos反相器cm2输入端连接三极管vt2的集电极与电阻r2的公共端，cmos反相器cm2输出端作为偶数位标号的存储元电路的每个与非门的一个输入端，cmos反相器cm2中间端的一端连接到直流电源的正极、另一端连接到直流电源的负极。

具体地，从左边开始，第一个存储元电路包括两个与非门和第一sr锁存器，两个与非门记作第1a与非门、第1b与非门；第二个存储元电路包括两个与非门和第二sr锁存器，两个与非门记作第2a与非门、第2b与非门；……其它的存储元电路记法依次往后类推。

信号输入端的信号作为第1a与非门的一个输入，cmos反相器cm1的输出作为第1a与非门的另一个输入；信号输入端的信号经过一个非门后的信号作为第1b与非门的一个输入，cmos反相器cm1的输出作为第1b与非门的另一个输入；这两个与非门的输出分别作为第一sr锁存器的输入端s端、第一sr锁存器的输入端r端；

第一sr锁存器的输出端q端、第一sr锁存器的输出端端的信号分别作为第2a与非门、第2b与非门的一个输入；cmos反相器cm2的输出作为第2a与非门、第2b与非门的另一个输入；这两个与非门的输出分别作为第二sr锁存器的输入端s端、第二sr锁存器的输入端r端；

后续的连接依次类推，信号经过若干串连的存储元电路后，最后一个存储元电路的与非门sr锁存器的输出端q端为信号输出端。

优选地，所述三极管的基极使用正弦交流电，所述三极管的发射极、集电极和电路中其余元器件均在同一个直流电源下工作。

优选地，被存储的数据和所述正弦交流电源使用同一时钟频率。

本实用新型与现有技术相比，具有如下的优点和有益效果：

本实用新型自动复位位移寄存器，该寄存器能够实现自动复位，解决了锁存器空翻问题，只有在输入信号变化时锁存器才翻转，采用奇偶伦流置位复位来位移寄存数据。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型自动复位位移寄存器电路结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例

如图1所示，本实用新型自动复位位移寄存器，包括三极管vt1、三极管vt2、cmos反相器cm1、cmos反相器cm2、直流电源和交流电源，所述三极管vt1的集电极和三极管vt2的集电极均连接到直流电源的正极，所述三极管vt1的发射极和三极管vt2的发射极均连接到直流电源的负极；cmos反相器cm1、cmos反相器cm2均并联于直流电源上；所述三极管vt1的基极和三极管vt2的基极均连接到交流电源上；

还包括若干存储元电路，各个存储元电路依次串连，将存储元电路从第一个进行标号，第一个存储元电路为u1，第二个存储元电路为u2，第n个为存储元电路为un，这样形成奇数位标号的存储元电路为u1、u3、u(2n+1)以及偶数位标号的u2、u4、u(2n)；每个所述存储元电路包括两个与非门、与非门sr锁存器，两个与非门对应连接与非门sr锁存器的输入端s和与非门sr锁存器的输入端r；

三极管vt2的集电极通讨cmos反相器cm2输出之后与奇数(即从左边数第一个、第三个、第2n+1个，其中n为自然数)锁存器的两个输出端q端和端分别组成与非门；左边三极管vt1的集电极通过cmos反相器cm1输出之后与偶数(即从左边数第二、第四个、第2n个)锁存器的两个输出端q端和端分别组成与非门；信号输入端分成两组，一组经过非门，另一组不经过非门，这两组分别和三极管vt1、cmos反相器cm1的输出端组成与非门；信号经过若干串连的存储元电路后，最后一个存储元电路的与非门sr锁存器的输出端q端为信号输出端。

还包括电阻r1、电阻r2，所述三极管vt1的集电极连接电阻r1，电阻r1连接直流电源的正极；所述三极管vt2的集电极连接电阻r2，电阻r2连接直流电源的正极。

还包括二极管vd1、二极管vd2，所述二极管vd1的正极连接到直流电源的负极，所述二极管vd1的正极连接到三极管vt1的基极和交流电源的公共端；所述二极管vd2的正极连接到直流电源的负极，所述二极管vd2的正极连接到三极管vt2的基极和交流电源的公共端。

具体地，所述cmos反相器cm1输入端连接三极管vt1的集电极与电阻r1的公共端，cmos反相器cm1输出端作为奇数位标号的存储元电路的每个与非门的一个输入端，cmos反相器cm1中间端的一端连接到直流电源的正极、另一端连接到直流电源的负极；

所述cmos反相器cm2输入端连接三极管vt2的集电极与电阻r2的公共端，cmos反相器cm2输出端作为偶数位标号的存储元电路的每个与非门的一个输入端，cmos反相器cm2中间端的一端连接到直流电源的正极、另一端连接到直流电源的负极。

具体地，从左边开始，第一个存储元电路包括两个与非门和第一sr锁存器，两个与非门记作第1a与非门、第1b与非门；第二个存储元电路包括两个与非门和第二sr锁存器，两个与非门记作第2a与非门、第2b与非门；……其它的存储元电路记法依次往后类推。

信号输入端的信号作为第1a与非门的一个输入，cmos反相器cm1的输出作为第1a与非门的另一个输入；信号输入端的信号经过一个非门后的信号作为第1b与非门的一个输入，cmos反相器cm1的输出作为第1b与非门的另一个输入；这两个与非门的输出分别作为第一sr锁存器的输入端s端、第一sr锁存器的输入端r端；

第一sr锁存器的输出端q端、第一sr锁存器的输出端端的信号分别作为第2a与非门、第2b与非门的一个输入；cmos反相器cm2的输出作为第2a与非门、第2b与非门的另一个输入；这两个与非门的输出分别作为第二sr锁存器的输入端s端、第二sr锁存器的输入端r端；

后续的连接依次类推，信号经过若干串连的存储元电路后，最后一个存储元电路的与非门sr锁存器的输出端q端为信号输出端。

具体地，所述三极管的基极使用正弦交流电，所述三极管的发射极、集电极和电路中其它元器件均在同一个直流电源下工作。

实施时：现在以存储0，1两位数来说明该自动复位位移寄存器原理，如下：

被存储的数据和正弦交流电源使用同一时钟频率，首先存入高电平1，存储数据从信号输入端进入，当交流电压大于正开启电压时，交流电流从电源阳极出发经三极管vt1基极后由续流二极管vd1回到电源阴极，三极管vt1导通，直流电势差主要落在电阻r1上，三极管vt1的集电极由高电平转为低电平，再经过cmos反相器cm1后进入与非门(第1a与非门、第1b与非门)，此时第一个锁存器s端为0，r端为1。第一个锁存器q端翻转为1，当交流电小于正开启电压大于负开启电压时，左右两边三极管vt1、vt2同时截止，三极管vt1的集电极由低电平转变为高电平，全部锁存器s端、r端同时为高电平1。锁存器状态保持不变，各个锁存器之间不能传递信号。当交流电小于负开启电压时，右边三极管vt2导通，第一个锁存器将高电平1传递给第二个锁存器，使第二个锁存器q端翻转为1、这时第一个和第二个锁存器同时为1，从而完成对1的存储。

紧接着开始存储低电平0，此时交流电进入第二周期，当左边三极管vt1再此导通时，存储信号0从信号输入端进入使第一个锁存器q端由高电平翻转为低电平0，从而完成复位，与此同时第二个锁存器将高电平传递给第三个锁存器，使第三个锁存器q端翻转为高电平1，此时第一个锁存器状态为0，第二个锁存器、第三个锁存器状态为1。

当右边三极管vt2再次导通时，第一个锁存器将低电平0传递给第二个锁存器，第三个锁存器将高电平1传递给第四个锁存器，此时第一个锁存器、第二个锁存器状态为0，第三个锁存器、第四锁存器状态为1。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。