双向移位寄存器单元、双向移位寄存器及显示面板的制作方法

本发明涉及显示器技术领域，特别是涉及一种双向移位寄存器单元、双向移位寄存器及显示面板。

背景技术：

目前，用于液晶显示面板的移位寄存器由多个移位寄存器单元级联而成，每一条扫描线与一个移位寄存器单元连接，通过移位寄存器逐行输出单脉冲信号到扫描线，实现逐行扫描。

本发明的发明人在对现有技术的移位寄存器电路和其工作过程的研究中发现，现有技术的移位寄存器仅能以某一特定方向进行单向扫描，缺乏灵活性。如图1所示的8个时钟信号的8ck移位寄存器电路为例，按照第n级移位寄存器单元控制对显示区域第n级水平扫描线g(n)充电，该第n级移位寄存器单元包括上拉控制电路101，上拉电路102，下传电路103，自举电容104，下拉电路105，下拉维持电路一106和下拉维持电路二107。该电路工作时，由于上拉控制电路101、上拉电路102和下拉电路105的输入信号存在先后时序关系，因此，该8ck移位寄存器电路只能实现单向扫描，灵活性不高。

技术实现要素：

本发明主要解决的技术问题是提供一种双向移位寄存器单元、双向移位寄存器及显示面板，能够解决现有移位寄存器只能单向扫描的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种双向移位寄存器单元，包括：上拉电路，用于将输入的第一时钟信号转换为本级输出的扫描信号；上拉控制电路，包括正向上拉子电路和反向上拉子电路，正向上拉子电路用于在正向扫描时，拉高上拉电路控制端的电位，反向上拉子电路用于在反向扫描时，拉高上拉电路控制端的电位；下拉电路，用于在下拉阶段拉低上拉电路控制端和本级输出的扫描信号的电位；下拉维持电路，用于在下拉阶段持续拉低上拉电路控制端和本级输出的扫描信号的电位。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种双向移位寄存器，包括多个级联的如上所述的双向移位寄存器单元；其中，第一时钟信号的个数为m，前m级寄存器单元的第一控制信号为第一初始信号stv_f，前m级寄存器单元的第四控制信号为第二初始信号stv_r；最后m级寄存器单元的第二控制信号为第二初始信号stv_r，最后m级寄存器单元的第三控制信号为第一初始信号stv_f。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示面板，包括如上所述的双向移位寄存器。

本发明的有益效果是：区别于现有技术的情况，本发明的双向移位寄存器单元中，利用正向上拉子电路和反向上拉子电路，实现在正向/反向扫描时，拉高上拉电路控制端的电位，利用下拉电路在下拉阶段拉低上拉电路控制端和本级输出的扫描信号的电位，从而使得该双向移位寄存器单元在正向扫描和反向扫描时，均能够使得上拉电路将时钟信号转换为本级输出扫描信号，从而实现双向扫描，提高电路灵活性。

附图说明

图1是本发明现有技术8ck移位寄存器电路示意图；

图2是本发明双向移位寄存器单元一实施方式的电路原理示意图；

图3是本发明双向移位寄存器单元另一实施方式的电路原理示意图；

图4是本发明双向移位寄存器单元一实施方式的详细电路示意图；

图5是图4所示电路正向扫描时的工作波形时序示意图；

图6是图4所示电路反向扫描时的工作波形时序示意图；

图7是图4所示电路应用于双向寄存器前m级时的详细电路示意图；

图8是图4所示电路应用于双向寄存器最后m级时的详细电路示意图；

图9是本发明双向移位寄存器一实施方式的结构示意图；

图10是本发明显示面板一实施方式的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图2，图2是本发明双向移位寄存器单元一实施方式的电路原理示意图。如图2所示，本实施方式双向移位寄存器单元20包括：

上拉电路201，用于将输入的第一时钟信号ck转换为本级输出的扫描信号g(n)；

上拉控制电路202，包括正向上拉子电路2021和反向上拉子电路2022，正向上拉子电路2021用于在正向扫描时，拉高上拉电路201控制端2012的电位，反向上拉子电路2022用于在反向扫描时，拉高上拉电路201控制端2012的电位；

下拉电路203，用于在下拉阶段拉低上拉电路控制端2012和本级输出的扫描信号g(n)的电位；

下拉维持电路204，用于在下拉阶段持续拉低上拉电路控制端2012和本级输出的扫描信号g(n)的电位。

具体地，如图2所示，以m个第一时钟信号ck1～ckm为例，上拉电路201的输入信号为第一时钟信号ck，其控制端2012输入信号为q(n)；上拉控制电路202中，正向上拉子电路2021输入信号为正向电压信号vdd_f，其控制端输入信号为第一控制信号st(n-m/2)，输出信号用于控制q(n)的电位，反向上拉子电路2022输入信号为反向电压信号vdd_r，其控制端输入信号为第二控制信号st(n+m/2)，输出信号用于控制q(n)的电位；下拉电路203输入信号为低电平信号vss，其控制端输入信号至少为一个cn，输出信号用于拉低q(n)和g(n)的电位；下拉维持电路204输入信号为低电平信号vss，控制端输入信号至少为一个lc，输出信号用于在下拉阶段持续拉低q(n)和g(n)的电位。

在正向/反向扫描的上拉阶段，q(n)电位被上拉控制电路202拉高，上拉电路201将第一时钟信号ck转换为本级输出的扫描信号g(n)输出，在下拉阶段，下拉电路203则拉低q(n)和g(n)电位，而下拉维持电路204持续拉低q(n)和g(n)的电位，从而使得正向和反向扫描时，该双向移位寄存器单元均能够正确输出本级输出的扫描信号g(n)，进而实现双向扫描，提高电路的灵活性。

请参阅图3，图3是本发明双向移位寄存器单元另一实施方式的电路原理示意图。本实施方式双向移位寄存器单元30是在图2所示双向移位寄存器单元20的基础上，下拉电路203进一步包括：第一下拉电路2031和第二下拉电路2032；本实施方式双向移位寄存器单元30其他部分电路与图2中相同，此处不再赘述。

第一下拉电路2031用于在下拉阶段拉低本级输出的扫描信号g(n)的电位；

第二下拉电路2032包括正向下拉子电路20321和反向下拉子电路20322；

其中，正向下拉子电路20321用于在正向扫描的下拉阶段，拉低上拉电路201控制端2012的电位，反向下拉子电路20322用于在反向扫描的下拉阶段，拉低上拉电路201控制端2012的电位。

具体地，如图3所示，以m个第一时钟信号ck1～ckm为例，第一下拉电路2031、正向下拉子电路20321和反向下拉子电路20322的输入信号均为低电平信号vss，第一下拉电路2031控制端输入信号为第二时钟信号xck，其输出信号用于控制本级输出扫描信号g(n)的电位；正向下拉子电路20321的控制端输入信号为第三控制信号st(n+m)，其输出信号用于控制q(n)的电位；反向下拉子电路20322控制端输入信号为第四控制信号st(n-m)，其输出信号用于控制q(n)的电位。

在正向扫描的下拉阶段，第一下拉电路2031拉低g(n)的电位，正向下拉子电路20321拉低q(n)的电位；在反向扫描的下拉阶段，第一下拉电路2031拉低g(n)的电位，反向下拉子电路20322拉低q(n)的电位，从而使得正向和反向扫描的下拉阶段，q(n)和g(n)的电位均能够被正确拉低，进而实现双向扫描，提高电路的灵活性。

请参阅图4，图4是本发明双向移位寄存器单元一实施方式的详细电路示意图。

具体地，如图4所示，在一个应用例中，以m个第一时钟信号ck1～ckm为例，正向上拉子电路2021包括第一开关管t11_a，其中，第一开关管t11_a的控制端耦接第一控制信号st(n-m/2)，第一开关管t11_a的输入端耦接正向电压信号vdd_f，第一开关管t11_a的输出端耦接上拉电路201的控制端2012；

反向上拉子电路2022包括第二开关管t11_b，第二开关管t2的控制端耦接第二控制信号st(n+m/2)，第二开关管t11_b的输入端耦接反向电压信号vdd_r，第二开关管t11_b的输出端耦接上拉电路201的控制端2012；

其中，正向扫描时，正向电压信号vdd_f为高电平信号vgh，反向电压信号vdd_r为低电平信号vss；反向扫描时，正向电压信号vdd_f为低电平信号vss，反向电压信号vdd_r为高电平信号vgh。

如图4所示，下拉电路203包括第一下拉电路2031和第二下拉电路2032；其中，第一下拉电路2031包括第三开关管t31，第三开关管t31的控制端耦接第二时钟信号xck，第三开关管t31的输入端耦接低电平信号vss，第三开关管t31的输出端耦接本级输出的扫描信号g(n)；第二下拉电路2032包括正向下拉子电路20321和反向下拉子电路20322。

正向下拉子电路20321包括第四开关管t41_a，第四开关管t41_a的控制端耦接第三控制信号st(n+m)，第四开关管t41_a的输入端耦接低电平信号vss，第四开关管t41_a的输出端耦接上拉电路201的控制端2012；反向下拉子电路20322包括第五开关管t41_b，第五开关管t41_b的控制端耦接第四控制信号st(n-m)，第五开关管t41_b的输入端耦接低电平信号vss，第五开关管t41_b的输出端耦接上拉电路201的控制端2012；其中，第二时钟信号xck和第一时钟信号ck相位互补。

进一步地，上拉电路201包括第六开关管t21和自举电容cb，第六开关管t21的控制端分别耦接上拉控制电路202、下拉电路203和下拉维持电路204，第六开关管t21的输入端耦接第一时钟信号ck，第六开关管t21的输出端耦接本级输出的扫描信号g(n)；具体如图2所示，第六开关管t21的控制端分别耦接开关管t11_a、t11_b、t41_a、t41_b、t42、t43的输出端，以及开关管t52、t54、t62、t64的控制端。

自举电容cb耦接于第六开关管t21的控制端和输出端之间，用于拉高第六开关管t21控制端控制信号q(n)的电位。

如图4所示，上拉电路201进一步包括第七开关管t22，第七开关管t22的控制端耦接第六开关管t21的控制端，第七开关管t22的输入端耦接第一时钟信号ck，第七开关管t22的输出端耦接本级输出的下传信号st(n)，用于将第一时钟信号ck转换为下传信号st(n)。

进一步地，下拉维持电路204包括第一下拉维持子电路2041和第二下拉维持子电路2042，第一下拉维持子电路2041和第二下拉维持子电路2042用于在下拉阶段分别根据第五控制信号lc1和第六控制信号lc2持续拉低上拉电路201控制端2012和本级输出的扫描信号g(n)的电位；其中，第五控制信号lc1和第六控制信号lc2的相位互补，并且二者的电位每100帧变换一次，并且在下拉持续电路204工作时，第五控制信号lc1和第六控制信号lc2的频率低于输入上拉电路201的第一时钟信号ck。当然，在其他实施方式中，控制信号lc1、lc2的电位变化时间可以是10帧或20帧等时间间隔，具体视实际需求而定，此处不做具体限定。

具体如图4所示，第一下拉维持子电路2041包括第八开关管t42、第十开关管t32、第十二开关管t54、第十四开关管t52、第十六开关管t53和第十八开关管t51；第二下拉维持子电路2042包括相对于第一下拉维持子电路2041各开关管镜像设置的第九开关管t43、第十一开关管t33、第十三开关管t64、第十五开关管t62、第十七开关管t63和第十九开关管t61；其中，开关管t32、t33、t42、t43、t52、t54、t62和t64的输入端均耦接低电平信号vss，开关管t42～t43的输出端耦接第七开关管t22的控制端，开关管t32～t33的输出端耦接本级输出扫描信号g(n)，开关管t52、t54、t62、t64的控制端耦接第七开关管t22的控制端，第八开关管t42和第十开关管t32的控制端，以及第十二开关管t54、第十六开关管t53的输出端相互耦接于第一控制点p(n)，第九开关管t43和第十一开关管t33的控制端，以及第十三开关管t64、第十七开关管t63的输出端相互耦接于第二控制点k(n)，第十四开关管t52、第十八开关管t51的输出端以及第十六开关管t53的控制端相互耦接于第三控制点s(n)，第十五开关管t62、第十九开关管t61的输出端以及第十七开关管t63的控制端相互耦接于第四控制点t(n)，第十八开关管t51的输入端、控制端以及第十六开关管t53的输入端耦接于第五控制信号lc1，第十九开关管t61的输入端、控制端以及第十七开关管t63的输入端耦接于第六控制信号lc2。

结合图4和图5所示，以8个第一时钟信号ck1～ck8，本级输入第一时钟信号是ck8为例，该双向移位寄存器单元在正向扫描时，正向上拉子电路2021的输入端20211输入信号vdd_f为高电平信号vgh，反向上拉子电路2022的输入端20221输入信号vdd_r为低电平信号vss，第一控制信号st(n-4)高电平来临时，开关管t11_a打开，高电平信号vgh拉高上拉电路201控制端2012的电位，即q(n)为高电平，进入上拉阶段，此时，开关管t21打开，而第一时钟信号ck8为低电平，则本级输出扫描信号g(n)也为低电平，自举电容cb两端存在电压差，自举电容cb充电；当第一时钟信号ck8高电平来临时，第一控制信号st(n-4)变为低电平，第二控制信号st(n+4)也为低电平，开关管t11_a、t11_b关闭，开关管t21、t22打开，则输出的本级输出扫描信号g(n)和下传信号st(n)为高电平，此时，自举电容cb进一步拉高q(n)的电位，保证第一时钟信号ck8高电平阶段，开关管t21、t22均处于打开状态，从而使得本级输出扫描信号g(n)和下传信号st(n)在此阶段也处于高电平状态，即本级输出扫描信号g(n)正常输出。

同时，上拉阶段q(n)为高电平，开关管t52、t54、t62、t64打开，第一控制点p(n)、第二控制点k(n)、第三控制点s(n)和第四控制点t(n)均被低电平信号vss拉低，则开关管t32、t33、t42、t43、t53、t63均关闭，从而使得上拉阶段，下拉持续电路204不影响q(n)和g(n)的电位。

当第一时钟信号ck8变为低电平时，其互补信号xck变为高电平，开关管t31打开，进入下拉阶段，本级输出扫描信号g(n)被低电平信号vss拉低，此时，自举电容cb放电，q(n)电位开始下降，当第三控制信号st(n+8)高电平来临时，开关管t41_a打开，q(n)电位被低电平信号vss拉低，此时，下拉持续电路204开始工作，第六控制信号lc2为高电平信号，第二下拉持续子电路2042中，开关管t61打开，则第四控制点t(n)电位被拉高，开关管t63打开，第二控制点k(n)电位被拉高，则开关管t33、t43打开，则上拉电路201的控制端2012的控制信号q(n)和本级输出扫描信号g(n)的电位持续被低电平信号vss拉低；其中，当第五控制信号lc1为高电平时，第一下拉持续子电路2041开始工作，其工作过程与第二下拉持续子电路2042类似，此处不再重复。

结合图4和图6所示，同样以8个第一时钟信号ck1～ck8，本级输入第一时钟信号是ck1为例，该双向移位寄存器单元在反向扫描时，正向上拉子电路2021的输入端20211输入信号vdd_f为低电平信号vss，反向上拉子电路2022的输入端20221输入信号vdd_r为高电平信号vgh，第二控制信号st(n+4)高电平来临时，开关管t11_b打开，高电平信号vgh拉高上拉电路201控制端2012的电位，即q(n)为高电平，进入上拉阶段，此时，开关管t21打开，而第一时钟信号ck1为低电平，则本级输出扫描信号g(n)也为低电平，自举电容cb两端存在电压差，自举电容cb充电；当第一时钟信号ck1高电平来临时，第二控制信号st(n+4)变为低电平，第一控制信号st(n-4)也为低电平，开关管t11_a、t11_b关闭，开关管t21、t22打开，则输出的本级输出扫描信号g(n)和下传信号st(n)为高电平，此时，自举电容cb进一步拉高q(n)的电位，保证第一时钟信号ck1高电平阶段，开关管t21、t22均处于打开状态，从而使得本级输出扫描信号g(n)和下传信号st(n)在此阶段也处于高电平状态，即本级输出扫描信号g(n)正常输出。

同时，上拉阶段q(n)为高电平，开关管t52、t54、t62、t64打开，第一控制点p(n)、第二控制点k(n)、第三控制点s(n)和第四控制点t(n)均被低电平信号vss拉低，则开关管t32、t33、t42、t43、t53、t63均关闭，从而使得上拉阶段，下拉持续电路204不影响q(n)和g(n)的电位。

当第一时钟信号ck1变为低电平时，其互补信号xck变为高电平，开关管t31打开，进入下拉阶段，本级输出扫描信号g(n)被低电平信号vss拉低，此时，自举电容cb放电，q(n)电位开始下降，当第四控制信号st(n-8)高电平来临时，开关管t41_a打开，q(n)电位被低电平信号vss拉低，此时，下拉持续电路204开始工作，第六控制信号lc2为高电平信号，第二下拉持续子电路2042中，开关管t61打开，则第四控制点t(n)电位被拉高，开关管t63打开，第二控制点k(n)电位被拉高，则开关管t33、t43打开，则上拉电路201的控制端2012的控制信号q(n)和本级输出扫描信号g(n)的电位持续被低电平信号vss拉低；其中，当第五控制信号lc1为高电平时，第一下拉持续子电路2041开始工作，其工作过程与第二下拉持续子电路2042类似，此处不再重复。

在正向扫描和反向扫描的下拉阶段，控制信号lc1和lc2的电位均交替变化，使得第一下拉持续子电路2041和第二下拉持续子电路2042交替工作，以在下拉阶段持续拉低信号点q(n)和输出水平扫描线g(n)的电位，减轻开关管长期处于dcstress状态时的不良影响。

本实施方式中，所有开关管均为薄膜晶体管，其控制端均为薄膜晶体管的栅极，输入端均为薄膜晶体管的源极，输出端均为薄膜晶体管的漏极。当然，在其他实施方式中，开关管的输入端也可以是薄膜晶体管的漏极，而输出端可以是薄膜晶体管的源极，此外，开关管也可以是其他类型的晶体管，此处不做具体限定。

此外，本实施方式的双向移位寄存器单元在应用于双向移位寄存器时，前m级双向移位寄存器单元第一控制信号st(n-m/2)部分不存在，而第四控制信号st(n-m)不存在，因此，如图7所示，前m级双向移位寄存器单元第一控制信号采用第一初始信号stv_f，第四控制信号采用第二初始信号stv_r；类似地，如图8所示，最后m级双向移位寄存器单元的第二控制信号采用第二初始信号stv_r，第三控制信号采用第一初始信号stv_f；其中，图7和图8所示电路的工作过程可以参考图4所示电路的工作过程，此处不再重复。

上述实施方式中，利用正向上拉子电路和反向上拉子电路，实现在正向/反向扫描时，拉高上拉电路控制端的电位，利用下拉电路在下拉阶段拉低上拉电路控制端和本级输出的扫描信号的电位，从而使得该双向移位寄存器单元在正向扫描和反向扫描时，均能够使得上拉电路将时钟信号转换为本级输出扫描信号，从而实现双向扫描，提高电路灵活性。

请参阅图9，图9是本发明双向移位寄存器一实施方式的结构示意图。如图9所示，本实施方式的双向移位寄存器50包括：多个级联的双向移位寄存器单元501，该双向移位寄存器单元501可以参考图2或图3中的双向移位寄存器单元，其具体电路可以参考图4所示双向移位寄存器单元的详细电路，此处不再重复。其中，双向移位寄存器单元501可以根据实际扫描信号个数设置，此处不做具体限定。

具体地，在一个应用例中，结合图7和图8所示，以m第一时钟信号ck1～ckm为例，前m级双向移位寄存器单元501的第一控制信号为第一初始信号stv_f，前m级双向移位寄存器单元501的第四控制信号为第二初始信号stv_r；最后m级双向移位寄存器单元501的第二控制信号为第二初始信号stv_r，最后m级双向移位寄存器单元501的第三控制信号为第一初始信号stv_f；中间各级双向移位寄存器单元501的电路与各控制信号可参考图4所示电路，此处不再重复。其中，第一时钟信号的个数可以根据实际需求设置，此处不做具体限定。

其中，该双向移位寄存器50中，前m级双向移位寄存器单元501和最后m级双向移位寄存器单元501的工作过程可参考图4中的双向移位寄存器单元的工作过程，此处不再重复。

本实施方式中，双向移位寄存器包括多个级联的双向移位寄存器单元，每个双向移位寄存器单元中，利用正向上拉子电路和反向上拉子电路，实现在正向/反向扫描时，拉高上拉电路控制端的电位，利用下拉电路在下拉阶段拉低上拉电路控制端和本级输出的扫描信号的电位，从而使得该双向移位寄存器单元在正向扫描和反向扫描时，均能够使得上拉电路将时钟信号转换为本级输出扫描信号，从而实现双向扫描，提高电路灵活性。

请参阅图10，图10是本发明显示面板一实施方式的结构示意图。如图10所示，本实施方式的显示面板80至少包括双向移位寄存器801，该双向移位寄存器801的结构和工作过程可以参考图9中的双向移位寄存器，此处不再重复。

本实施方式的显示面板可以是液晶面板、等离子面板等类型的面板，此处不做具体限定。

当然，在其他实施方式中，显示面板80视具体需求还可以包括tft基板、液晶层等结构，此处不做具体限定。

本实施方式中，显示面板至少包括双向移位寄存器，该双向移位寄存器包括多个级联的双向移位寄存器单元，每个双向移位寄存器单元中，利用正向上拉子电路和反向上拉子电路，实现在正向/反向扫描时，拉高上拉电路控制端的电位，利用下拉电路在下拉阶段拉低上拉电路控制端和本级输出的扫描信号的电位，从而使得该双向移位寄存器单元在正向扫描和反向扫描时，均能够使得上拉电路将时钟信号转换为本级输出扫描信号，从而实现双向扫描，提高显示灵活性。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。