来自一组搜索线SU. . .SLn_i和搜索线补集 SL。#. . .SLn_i#的输入的NOR下拉网络410A。虽然图4仅解说了两个伪NORTCAM级（400A 和400B)，但在实现中，TCAM行（其存储TCAM条目）可具有m个伪NOR级，这m个伪NOR级 中的每一个具有n个单元。因此，每个TCAM条目（其存储于TCAM行中）可包括由nXm个 单元存储的nXm个值。每个单元包括掩码单元和键单元，如以下进一步描述的。虽然至伪 NORTCAM级400A和400B的搜索线和搜索线逆输入两者以相同方式标注，但搜索线和搜索 线逆输入中的每一者都是唯一的。
[0037] 此外，伪NOR TCAM级400A还可包括匹配线输出Match-out^以及耦合至匹配线输 出Match-ouVd^反相器440A。而且，NOR下拉网络410A还耦合至PM0S堆叠414A。PM0S 堆叠414A包括两个PM0S晶体管并接收来自匹配线输入Match-in m_2的输入。伪NOR可包括 PM0S堆叠414A和下拉晶体管435A。应注意，PM0S堆叠414A并不限于两个PM0S晶体管。 本公开的各方面构想了仅具有单个弱PM0S晶体管的堆叠、或具有两个以上弱PM0S晶体管 的堆叠。
[0038] 应注意，匹配线输入（Match-in)是先前的NOR下拉网络（例如，伪NOR)的匹配线 输出（Match-out)。也就是说，至伪NOR(伪NOR TCAM级400B)的匹配线输入被耦合至先前 的NOR级（伪NOR TCAM级400A)的匹配线输出。例如，如图4中所解说的，伪NOR TCAM级 400A的匹配线输出Match-out^是后续的伪NOR TCAM级400B的匹配线输入Match-inm。 图4的伪NOR TCAM级400A和400B的架构是相似的。具体而言，伪NOR TCAM级400B也包 括NOR下拉网络410B、下拉晶体管435B、PM0S堆叠414B、以及反相器440B。在本公开中， 每个伪NOR (例如，400A和400B)可被称为TCAM级。
[0039] 在一种配置中，各TCAM级（例如，伪NORTCAM级400A和伪NORTCAM级400B)可 被串联连接以形成由m个TCAM级（0…m-1)构成的一行。每个TCAM级包括n个（0…n-1) 搜索线、键单元、和掩码单元。图4的每个伪N0R(例如，400A和400B)的搜索线输入是TCAM 的多条搜索线的示例性输入。应注意，在一些方面，搜索线、键单元、和掩码单元的数目可在 每个TCAM级之间变化。也就是说，一个TCAM级（诸如，伪NORTCAM级400A)的（0…n-1) 搜索线、键单元、和掩码单元的n值可以不同于另一个TCAM级（诸如，伪NORTCAM级400B) 的（0…n-1)搜索线、键单元、和掩码单元的n值。
[0040] 通过串联连接各伪NOR节省了功率。具体而言，将上拉晶体管（例如，PM0S堆叠） 的栅极连接至先前的伪NOR的匹配线输出节省了功率，这是因为当未指定比较时（例如，当 先前的匹配线输出/匹配线输入指示先前的比较为失配时），先前的匹配线输出充当用于 关断上拉晶体管的控制信号。更具体地，至NOR下拉网络的PM0S堆叠的串联连接是伪NOR 的组件，该组件取代了常规动态NOR的预充电和/或预放电。
[0041] 与TCAM的常规NOR架构相比，伪NOR提供了较高的速度和较低的晶体管计数。另 外，伪NOR因上拉晶体管（PM0S堆叠）而具有静态功耗，并具有减小的输出电压摆动。不过， 鉴于静态功耗的增加，仍期望伪NOR的总体速度改善。应注意，伪NOR的上拉晶体管应当足 够宽以传导NM0S块的漏电流，并且足够窄以供NM0S块安全地拉低输出。
[0042] 图5解说了根据本公开的各方面的示例性伪NOR TCAM级500。伪NOR TCAM级500 是伪NOR级（诸如，图4的伪NOR TCAM级400A和400B)的展开图。
[0043] 如图5中所解说的，伪NOR TCAM级500包括耦合至匹配线输出Match-out^的反 相器540、親合至匹配线输入Match-in^的PM0S堆叠514、和親合至匹配线输入1&11:〇11-;[11 111_1 的下拉晶体管535、以及NOR下拉网络510。NOR下拉网络510包括键单元Key^KeyM和掩 码单元Maskd-Mask^。键单元和掩码单元的示例性结构在展开键单元550和展开掩码单元 555中更详细地解说。
[0044] 在操作中，数据是经由搜索线（SU-SU和SL^-SLm#)给出的。该数据与键单元 KeyfKeyM和掩码单元Maskd-Maskj^中所存储的值进行比较。如展开键单元550中所解说 的，键单元Keyd-KeyM可使用SRAM单元来实现。在比较操作期间，键逆K#与搜索线SL进 行逻辑与。键单元Key^KeyM包括比特线BL、BL#、和键字线WLK。如展开掩码单元555中 所解说的，掩码单元Maskd-Mask^可通过SRAM单元来实现。在比较操作期间，掩码逆M#与 搜索线逆SL#进行逻辑与。掩码单元Mash-Mask^包括比特线BL、BL#、和掩码字线WLM。 也就是说，掩码单元Maskd-Maskj^和键单元Key d-KeyM可各自共享相应的比特线，但可使 用它们自己的字线，即，不同的字线。
[0045] 伪NOR TCAM级500还包括耦合至匹配线逆Match-out^#的输入级560。输入 级560接收来自先前的伪NOR级的匹配线输出Match-〇ut m_2的输入Match-in ^。如先前 所讨论的，输入级560可包括下拉晶体管535和PM0S堆叠514。在一些情形中，伪NOR功 能性指定对输入级560和NOR下拉网络510的使用。最后，反相器540被耦合至匹配线逆 Match-out^#的末端。来自反相器540的输出是匹配线输出Match-out^。
[0046] 表1是掩码比特和键比特的真值表。应注意，表1中的状态是指存储元件（键单 元和掩码单元）的状态。当键比特具有值0且掩码比特具有值1时状态为0,当键比特具 有值1且掩码比特具有值〇时状态为1，并且当掩码比特和键比特均为1时状态为X。状态 X是指既不存在匹配又不存在失配的掩码状态，更确切地，在搜索线的值与掩码单元及键单 元的值之间不存在比较的掩码状态。因此，当状态为X时，匹配线始终指示匹配。
[0047]
【主权项】
1. 一种混合三元内容可寻址存储器（TCAM)内的方法，所述方法包括： 在第一TCAM级中将搜索字的第一部分与所存储的字的第一部分进行比较；以及 当所述搜索字的第一部分与所存储的字的第一部分相匹配时，在第二TCAM级中将所 述搜索字的第二部分与所存储的字的第二部分进行比较，所述第一TCAM级不同于所述第 二TCAM级。
2. 如权利要求1所述的方法，其特征在于，进一步包括：在写入操作期间在所述第二 TCAM级处对掩码比特和键比特进行编码，所述编码包括将所述掩码比特和所述键比特从用 于所述第一TCAM级的值转换成用于所述第二TCAM级的值。
3. 如权利要求1所述的方法，其特征在于，进一步包括：在读取操作期间在所述第二 TCAM级处对掩码比特和键比特进行解码，所述解码包括将所述掩码比特和所述键比特从用 于所述第二TCAM级的值转换成用于所述第一TCAM级的值。
4. 如权利要求1所述的方法，其特征在于，进一步包括：将所述第一TCAM级的输出对 接到所述第二TCAM级的输入。
5. 如权利要求1所述的方法，其特征在于，所述第一TCAM级是静态NAND级，并且所述 第二TCAM级是伪NOR级。
6. 如权利要求1所述的方法，其特征在于，所述第一TCAM级是伪NOR级，并且所述第二 TCAM级是静态NAND级。
7. -种混合三元内容可寻址存储器（TCAM)，包括： 第一TCAM级，其配置成将搜索字的第一部分与所存储的字的第一部分进行比较；以及 第二TCAM级，其配置成当所述搜索字的第一部分与所存储的字的第一部分相匹配时， 将所述搜索字的第二部分与所存储的字的第二部分进行比较，所述第一TCAM级不同于所 述第二TCAM级。
8. 如权利要求7所述的TCAM，其特征在于，进一步包括：编码器，其配置成在写入操作 期间在所述第二TCAM级处对掩码比特和键比特进行编码，所述编码包括将所述掩码比特 和所述键比特从用于所述第一TCAM级的值转换成用于所述第二TCAM级的值。
9. 如权利要求7所述的TCAM，其特征在于，进一步包括：解码器，其配置成在读取操作 期间在所述第二TCAM级处对掩码比特和键比特进行解码，所述解码包括将所述掩码比特 和所述键比特从用于所述第二TCAM级的值转换成用于所述第一TCAM级的值。
10. 如权利要求7所述的TCAM，其特征在于，进一步包括：接口单元，其配置成将所述第 一TCAM级的输出对接到所述第二TCAM级的输入。
11. 如权利要求7所述的TCAM，其特征在于，所述第一TCAM级是静态NAND级，并且所 述第二TCAM级是伪NOR级。
12. 如权利要求7所述的TCAM，其特征在于，所述第一TCAM级是伪NOR级，并且所述第 二TCAM级是静态NAND级。
13. -种混合三元内容可寻址存储器（TCAM)，包括： 用于将搜索字的第一部分与所存储的字的第一部分进行比较的第一装置；以及 用于当所述搜索字的第一部分与所存储的字的第一部分相匹配时，将所述搜索字的第 二部分与所存储的字的第二部分进行比较的第二装置，所述用于比较的第一装置不同于所 述用于比较的第二装置。
14. 如权利要求13所述的TCAM，其特征在于，进一步包括：用于在写入操作期间在所述 用于比较的第二装置处对掩码比特和键比特进行编码的装置，所述编码包括将所述掩码比 特和所述键比特从用于所述用于比较的第一装置的值转换成用于所述用于比较的第二装 置的值。
15. 如权利要求13所述的TCAM，其特征在于，进一步包括：用于在读取操作期间在所述 用于比较的第二装置处对掩码比特和键比特进行解码的装置，所述解码包括将所述掩码比 特和所述键比特从用于所述用于比较的第二装置的值转换成用于所述用于比较的第一装 置的值。
16. 如权利要求13所述的TCAM，其特征在于，进一步包括：用于将所述用于比较的第一 装置的输出对接到所述用于比较的第二装置的输入的装置。
【专利摘要】混合三元内容可寻址存储器(TCAM)内的方法包括在第一TCAM级中将搜索字的第一部分与所存储的字的第一部分进行比较。该方法进一步包括将第一TCAM级的输出对接到第二TCAM级的输入。该方法还包括当搜索字的第一部分与所存储的字的第一部分相匹配时，在第二TCAM级中将搜索字的第二部分与所存储的字的第二部分进行比较。第一TCAM级不同于第二TCAM级。
【IPC分类】G11C15-04
【公开号】CN104823243
【申请号】CN201380062541
【发明人】R·瓦蒂孔达, N·德塞, C·郑, S·S·尹, E·特泽格鲁
【申请人】高通股份有限公司
【公开日】2015年8月5日
【申请日】2013年12月20日
【公告号】US8934278, US20140185348, WO2014105684A1