会被改写。因此，本发明中的回差电压的设计对“开关噪声“或者系统工作中的”电源噪声”具有很好的抑制能力，有效防止了对SPI FLASH区块的破坏。
[0062]如图2所示，在本发明的另一个优选实施例中，本发明的防止SPI FLASH开关机时数据破坏的系统设置在系统电源与SPI FLASH之间，包括电源采样模块1、上电电压处理模块2、下电电压处理模块3和组合逻辑模块4。其中，电源采样模块I分别与系统电源、上电电压处理模块2和下电电压处理模块3相连；上电电压处理模块2和下电电压处理模块3均与组合逻辑模块4相连；组合逻辑模块4再与SPI FLASH相连。
[0063]电源采样模块I用于对系统电源进行采样。具体地，系统电源可以采用3v3或其它外部电源。
[0064]需要说明的是，上电采样电压由上升沿触发；下电采样电压由下降沿触发。故根据触发的上升沿或者下降沿，即可判断所获取的是上电采样电压还是下电采样电压。
[0065]上电电压处理模块2包括第一迟滞比较器21。
[0066]第一迟滞比较器21用于比较上电采样电压和上电参考电压VMfh，并将比较结果输入组合逻辑模块4。具体地，第一迟滞比较器21在上电采样电压高于上电参考电压VMfh时输出高电平，在上电采样电压低于上电参考电压时输出低电平。
[0067]下电电压处理模块3包括第二迟滞比较器31。
[0068]第二迟滞比较器31用于比较下电采样电压和下电参考电压VMfl，并将比较结果输入组合逻辑模块4。具体地，第二迟滞比较器31在下电采样电压高于下电参考电压1砠时输出高电平，在下电米样电压低于下电参考电压时输出低电平。
[0069]组合逻辑模块4用于根据上电电压处理模块2或下电电压处理模块3的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
[0070]具体地，当第一迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第一迟滞比较器输出低电平时，组合逻辑模块输出低电平；当第二迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第二迟滞比较器输出低电平时，组合逻辑模块输出低电平。
[0071]设定SPI FLASH的写保护引脚WP#的使能信号为高电平，禁能信号为低电平。在本发明的防止SPI FLASH开关机时数据破坏的系统中，当系统上电时，若电源电压低于上电参考电压VMfh，第一迟滞比较器输出低电平，组合逻辑模块输出低电平，则SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行写操作，SPI FLASH区块被保护。也就是说，只要电源电压低于上电参考电压V,efh，SPI FLASH即处于写保护状态，数据区不会被改写。
[0072]若电源电压高于上电参考电压VMfh，第一迟滞比较器输出高电平，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，SPI FLASH解除写保护状态，系统能够对SPI FLASH进行擦除、读写等操作。
[0073]当系统下电时，若当电源电压高于下电参考电压Vrefl，第二迟滞比较器输出高电平，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，系统能对SPIFLASH进行擦除、读写等操作。
[0074]若电源电压低于下电参考电压VMfl，第二迟滞比较器输出低电平，组合逻辑模块输出低电平，SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH进入写保护状态，系统不能对SPI FLASH进行擦除或者写操作。也就是说，只要电源电压低于下电参考电压Vrefl, SPI FLASH即处于写保护状态，数据区不会被改写。
[0075]需要说明的是，本发明的防止SPI FLASH开关机时数据破坏的系统可以作为单独的电路设置在系统电源与SPI FLASH之间，也可以集成在SPI FLASH芯片内部或主芯片的FLASH控制器内部，以增加ISIC的功能。
[0076]参照图3，在本发明的一个优选实施例中，本发明的防止SPI FLASH开关机时数据破坏的方法包括以下步骤:
[0077]步骤S1、对系统电源进行采样，以获取采样电压。
[0078]具体地，系统电源可以采用3v3或其它外部电源。通过电源采样模块对系统电源进行采样。
[0079]步骤S2、若采用电压为上电采样电压，将采样电压与上电参考电压VMfh相比较；若采样电压为下电采样电压，将采样电压与下电参考电压Vrefl相比较。
[0080]需要说明的是，上电采样电压由上升沿触发；下电采样电压由下降沿触发。故根据触发的上升沿或者下降沿，即可判断所获取的是上电采样电压还是下电采样电压。[0081 ] 通过第一迟滞比较器比较上电采样电压和上电参考电压VMfh。具体地，第一迟滞比较器在上电采样电压高于上电参考电压vMfh时输出高电平，在上电采样电压低于上电参考电压时输出低电平。
[0082]通过第二迟滞比较器比较下电采样电压和下电参考电压Viefl。具体地，第二迟滞比较器在下电采样电压高于下电参考电压1&时输出高电平，在下电采样电压低于下电参考电压时输出低电平。
[0083]步骤S3、将比较结果进行延时。
[0084]通过第一可编程延时电路对第一迟滞比较器的比较结果进行延时第一时间Tl。
[0085]通过第二可编程延时电路对第二迟滞比较器的比较结果进行延时第二时间T2。
[0086]步骤S4、根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
[0087]具体地，组合逻辑模块根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。
[0088]具体地，当第一迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第一迟滞比较器输出低电平时，组合逻辑模块输出低电平；当第二迟滞比较器输出高电平时，组合逻辑模块输出高电平；当第二迟滞比较器输出低电平时，组合逻辑模块输出低电平。
[0089]设定SPI FLASH的写保护引脚WP#的使能信号为高电平，禁能信号为低电平。在本发明的防止SPI FLASH开关机时数据破坏的系统中，当系统上电时，若电源电压低于上电参考电压VMfh，第一迟滞比较器输出低电平，经过第一可编程延时电路延时时间Tl后，组合逻辑模块输出低电平，则SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行写操作，SPI FLASH区块被保护。也就是说，SPI FLASH区块上电后Tl时间后，SPI FLASH即处于写保护状态，数据区不会被改写。优选地，当Tl =O时，只要电源电压低于上电参考电压VMfh，SPI FLASH即处于写保护状态，数据区不会被改与O
[0090]若电源电压高于上电参考电压VMfh,第一迟滞比较器输出高电平，经过第一可编程延时电路延时时间Tl后，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，SPI FLASH解除写保护状态，系统能够对SPI FLASH进行擦除、读写等操作。
[0091]当系统下电