时，若当电源电压高于下电参考电压Vrefl，第二迟滞比较器输出高电平，经过第二可编程延时电路延时时间T2后，组合逻辑模块输出高电平，SPI FLASH的写保护引脚WP#的输入为高电平，系统能对SPI FLASH进行擦除、读写等操作。
[0092]若电源电压低于下电参考电压VMfl，第二迟滞比较器输出低电平，经过第二可编程延时电路延时时间T2后，组合逻辑模块输出低电平，SPI FLASH的写保护引脚WP#的输入为低电平，SPI FLASH处于写保护状态，系统不能对SPI FLASH进行擦除或者写操作。也就是说，SPI FLASH区块下电后T2时间后，SPI FLASH即处于写保护状态，数据区不会被改写。优选地，当T2 = O时，只要电源电压低于下电参考电压VMfl，SPI FLASH即处于写保护状态，数据区不会被改写。
[0093]其中，Tl和T2的取值均大于等于0，二者可以相同，也可以不同。
[0094]优选地，在本发明的另一个优选实施例中，当Tl和TO均取值为O时，可以去除步骤S3，直接根据比较结果，判断是否使SPI FLASH处于写保护状态。
[0095]同时，本发明的防止SPI FLASH开关机时数据破坏的系统及方法也可以用于解决开关机不稳定的自动控制系统中。凡是利用本发明的原理和结构的相似技术方案均在本发明的保护范围之内，在此不再赘述。
[0096]综上所述，本发明的防止SPI FLASH开关机时数据破坏的系统及方法能够通过迟滞比较器电路来解决开关机噪声带来的数据破坏风险；能够根据不同的系统灵活地设定系统上电和系统下电触发保护的时间；采用芯片级解决方案，更好地保护了 FLASH中的数据，提升了系统的稳定性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0097]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种防止SPI FLASH开关机时数据破坏的系统，其特征在于:设置在系统电源与SPIFLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块； 所述电源采样模块用于对系统电源进行采样，以获取上电采样电压或下电采样电压； 所述上电电压处理模块与所述电源采样模块相连，包括相连的第一迟滞比较器和第一可编程延时电路； 所述第一迟滞比较器用于比较上电采样电压和上电参考电压，并将比较结果输入所述第一可编程延时电路； 所述第一可编程延时电路用于对所述第一迟滞比较器的比较结果进行延时第一时间； 所述下电电压处理模块与所述电源采样模块相连，包括相连的第二迟滞比较器和第二可编程延时电路； 所述第二迟滞比较器用于比较下电采样电压和下电参考电压，并将比较结果输入所述第二可编程延时电路； 所述第二可编程延时电路用于对所述第二迟滞比较器的比较结果进行延时第二时间； 所述组合逻辑模块分别与所述上电电压处理模块和所述下电电压处理模块相连，用于根据所述上电电压处理模块或所述下电电压处理模块的输出，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。2.根据权利要求1所述的防止SPIFLASH开关机时数据破坏的系统，其特征在于:所述第一迟滞比较器在上电采样电压高于上电参考电压时输出高电平，在上电采样电压低于上电参考电压时输出低电平；所述第二迟滞比较器在下电采样电压高于下电参考电压时输出高电平，在下电采样电压低于下电参考电压时输出低电平。3.根据权利要求2所述的防止SPIFLASH开关机时数据破坏的系统，其特征在于:当所述第一迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第一迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态；当所述第二迟滞比较器输出低电平时，所述组合逻辑模块输出低电平，SPI FLASH处于写保护状态；当所述第二迟滞比较器输出高电平时，所述组合逻辑模块输出高电平，SPI FLASH不处于写保护状态。4.根据权利要求1所述的防止SPIFLASH开关机时数据破坏的系统，其特征在于:所述上电采样电压由上升沿触发；所述下电采样电压由下降沿触发。5.根据权利要求1所述的防止SPIFLASH开关机时数据破坏的系统，其特征在于:所述上电电压处理模块仅包括第一迟滞比较器，所述第一迟滞比较器将比较结果输入所述组合逻辑模块；所述下电电压处理模块仅包括第二迟滞比较器，所述第二迟滞比较器将比较结果输入所述组合逻辑模块。6.一种防止SPI FLASH开关机时数据破坏的方法，其特征在于:包括以下步骤: 步骤S1、对系统电源进行采样，以获取采样电压； 步骤S2、若采用电压为上电采样电压，将采样电压与上电参考电压相比较；若采样电压为下电采样电压，将采样电压与下电参考电压相比较； 步骤S3、将比较结果进行延时； 步骤S4、根据延时后的比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态，数据区不会被改写。7.根据权利要求6所述的防止SPIFLASH开关机时数据破坏的方法，其特征在于:所述步骤S2中，将采样电压与上电参考电压相比较时，采样电压高于上电参考电压时，比较结果输出为高电平；采样电压低于上电参考电压时，比较结果输出为低电平。8.根据权利要求6所述的防止SPIFLASH开关机时数据破坏的方法，其特征在于:所述步骤S2中，将采样电压与下电参考电压相比较时，采样电压高于下电参考电压时，比较结果输出为高电平；采样电压低于下电参考电压时，比较结果输出为低电平。9.根据权利要求7或8所述的防止SPIFLASH开关机时数据破坏的方法，其特征在于:所述步骤S4中，当比较结果输出为高电平时，SPI FLASH不处于写保护状态；当比较结果输出低电平时，SPI FLASH处于写保护状态。10.根据权利要求6所述的防止SPIFLASH开关机时数据破坏的方法，其特征在于:不进行步骤S3中的延时，直接根据比较结果，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，输出禁能信号至SPI FLASH的写保护引脚，使得SPI FLASH处于写保护状态。
【专利摘要】本发明提供一种防止SPI FLASH开关机时数据破坏的系统及方法，设置在系统电源与SPI FLASH之间，包括电源采样模块、上电电压处理模块、下电电压处理模块和组合逻辑模块；电源采样模块分别与系统电源、上电电压处理模块和下电电压处理模块相连；上电电压处理模块和下电电压处理模块均与组合逻辑模块相连；组合逻辑模块再与SPI FLASH相连，当系统电源的上电电压低于上电参考电压或者下电电压低于下电参考电压时，SPI FLASH处于写保护状态。本发明的防止SPI FLASH开关机时数据破坏的系统及方法解决了开关机噪声带来的数据破坏风险；根据不同的系统灵活地设定系统上电和下电触发保护的时间，提升了系统的稳定性。
【IPC分类】G11C16/06
【公开号】CN104900264
【申请号】CN201510359032
【发明人】文君
【申请人】上海斐讯数据通信技术有限公司
【公开日】2015年9月9日
【申请日】2015年6月25日