部分页面存储器操作的制作方法
【专利说明】部分页面存储器操作
[0001] 优先权申请案
[0002] 本申请案主张2012年10月26日申请的第13/661，321号的美国申请案的优先权 利，所述申请案是以引用方式全部并入本文中。
[0003] 对相关申请案的夺叉参考
[0004] 本申请案可能关于2011年8月15日申请的名称为"包含源极栅极的设备和方 法（APPARATUS AND METHODS INCLUDING SOURCE GATES)" 的第 13/210, 194 号美国专利申 请案。本申请案还可能关于2012年8月1日申请的名称为"部分块存储器操作（PARTIAL BLOCK MEMORY OPERATIONS) " 的第 13/564, 458 号美国专利申请案。
【背景技术】
[0005] 存储器装置（例如非与（NAND)或非或（NOR)存储器）的存储器块可包括共享相 同组存取线的存储器单元串的群组。可将存储器块分组到多个页面中，且（例如）取决于 存储器单元是否为单电平单元（SLC)或多电平单元（MLC)，每一页面可包括对应于串群组 中的每一者的相应层的至少一部分的存储器单元的全部或子集。
[0006] 在现有半导体存储器技术下，可在全部存储器块（例如如果存储器操作是擦除） 上或在存储器块内的全部（所选）页面（例如如果所述存储器操作是编程、读取或验证）上 执行存储器操作。因此，随着页面大小变大，可增大数据线摆动或页面缓冲器翻转期间所使 用的功率，使得当读取、编程、擦除或验证相对较小量（例如四（4)千字节（KB))的数据时， 可消耗相对较大量的功率。与SBL(屏蔽位线）架构相比，当使用ABL(全位线）架构时，可 加强此倾向。因此，随着（单一）存储器块或页面的大小增大，如在三维（3D)存储器装置 的情况下，因为在其上同时执行存储器操作的存储器块或页面中的存储器单元的数目也增 大，所以当执行存储器操作时，电流消耗或寄生电流泄漏增大。此可导致需要供应具有额外 或替代电源的存储器装置以支持大量电流消耗或寄生泄漏。
[0007] 此外，可操作地（例如）经由存储器控制器与根据现有科技形成的存储器装置通 信的主机可处理小于存储器装置的页面大小的单位的数据。因此，在编程之前，常规存储器 装置可需要将全部页面数据填入页面缓冲器中。
[0008] 例如，当存储器装置包括NAND存储器时，主机可处理四（4)千字节（KB)单位的数 据，而NAND存储器的页面大小是十六（16)KB。在此情况下，主机可经由页面缓冲器依四（4) KB单位将数据传输到控制NAND存储器的存储器控制器或从存储器控制器接收数据，而存 储器控制器依十六（16) KB单位将数据传输到NAND存储器或从NAND存储器接收数据。因 此，在将从主机接收的数据编程到NAND存储器之前，存储器控制器可需要等待且封装从主 机接收的数据直到（所接收）数据的总大小成为十六（16)KB为止。如果未填充相关页面 的一些部分，那么在无需首先擦除全部块以移除块中的全部经编程的数据的情况下未填充 部分稍后无法被编程。此可导致非所需性能，例如更慢编程速度及更高电流消耗或寄生电 流泄漏（如上文所描述），等等。
【附图说明】
[0009] 图1展示根据各种实施例的具有具备存储器单元的存储器阵列的存储器装置的 方框图。
[0010] 图2展示根据各种实施例的依3D NAND存储器装置的形式的图1的存储器阵列的 示意图。
[0011] 图3展示根据各种实施例的沿X-X'方向的图2的3D NAND存储器装置的横截面 图。
[0012] 图4展示根据各种实施例的沿Y-Y'方向的图2的3D NAND存储器装置的横截面 图。
[0013] 图5展示根据各种实施例的图2的3D NAND存储器装置的俯视图。
[0014] 图6展示根据各种实施例的用于列地址与依瓦片群组的形式的部分页面之间的 映射的实例电路。
[0015] 图7展示根据各种实施例的用于列地址与依瓦片群组集的形式的部分页面之间 的映射的实例方案。
[0016] 图8展示根据各种实施例的说明在页面上执行编程操作的方法的流程图。
[0017] 图9展示根据各种实施例的说明在页面上执行存储器操作的方法的流程图。
[0018] 图10展示根据各种实施例的说明在页面上执行存储器操作的方法的流程图。
【具体实施方式】
[0019] 以下描述包含体现本发明标的物的说明性设备（电路、装置、结构、系统等等）及 方法（例如过程、协议、序列、技术、及科技）。在以下描述中，出于解释的目的，阐述许多特 定细节以提供本发明标的物的各种实施例的理解。然而，所属领域技术人员将明白可在没 有这些特定细节的情况下实施本发明标的物的各种实施例。此外，尚未详细展示已知设备 及方法以免混淆各种实施例的描述。
[0020] 如文中所使用，术语"或"可理解为包含或专属的意义。此外，虽然下文讨论的各种 实施例可主要聚焦于多电平单元存储器装置，但是仅仅给定所述实施例用于阐明本发明， 且因此不限于依NAND或NOR存储器装置的特定形式或甚至一般存储器装置的设备。随着 标的物的引入，将在以下段落中简略及大体上描述一些实施例，且接着将参考图式进行更 详细描述。
[0021] 为了解决上文所描述的一些问题以及其它问题，文中描述的各种实施例提出将存 储器块中的每一页面分裂（例如破坏、划分等等）成其多个部分页面。可从其它部分页面 独立选择（例如控制）单一页面中的部分页面以在对应于所选部分页面的存储器单元上执 行存储器操作，同时避免在对应于非所选部分页面的存储器单元上执行存储器操作。
[0022] 在各种实施例中，（例如）文中描述的设备可包括包含多个存储器单元串的存储 器块，其中由所述串共享存取线及数据线。所述串中的每一者可包括形成于多个层中的存 储器单元。
[0023] 存取线中的每一者可耦合到对应于所述多个层中的相应层的存储器单元。对应于 相应层的至少一部分的存储器单元可包括存储器块的多个页面中的相应页面。
[0024] 数据线可包括多个数据线子集。可将每一数据线子集映射到相应页面的多个部分 页面中的相应部分页面中。每一部分页面可独立于其它部分页面而选择，（例如）以执行 相对于其存储器单元的存储器操作。现在将相对于图1到9描述关于并入这些机制的各种 实施例的更多信息。
[0025] 图1展示依存储器装置100的形式的设备的方框图。根据实施例，存储器装置100 包含具有多个存储器单元103的存储器阵列102。存储器单元103可连同存取线104 (例如 传导信号WL0到WLm的字线）及第一数据线106 (例如传导信号BL0到BLn的位线）按行 及列布置。存储器装置100可使用存取线104及第一数据线106以将数据转移到存储器单 元103及从存储器单元103转移数据。行解码器107及列解码器108解码地址线109上的 地址信号A0到AX以确定存储器单元103中的哪些待被存取。
[0026] 感测电路（例如感测放大器电路115)操作以确定依第一数据线106上的信号的 形式的从存储器单元103读取的数据值。感测放大器电路115还可使用第一数据线106上 的信号以确定待被写入到存储器单元103的数据值。
[0027] 存储器装置100经进一步展示包含电路（例如输入/输出（I/O)电路117)以在 存储器阵列102与I/O线105之间转移数据值。I/O线105上的信号DQ0到DQN可表示从 存储器单元103读取或待被写入到存储器单元103中的数据值。I/O线105可包含其中驻 留存储器装置100的封装上的存储器装置100内的节点（或替代地，引脚、焊球或例如受控 制的塌陷芯片连接（C4)或倒装芯片附接（FCA)的其它互连科技）。存储器装置100外部的 其它装置（例如存储器控制器或处理器，未在图1中展示）可通过I/O线105、地址线109 或控制线120与存储器装置100通信。
[0028] 存储器装置100可执行存储器操作（例如读取操作）以从存储器单元103中的所 选存储器单元读取数据值及编程操作（也称为写入操作）以将数据编程（例如写入）到存 储器单元103中的所选存储器单元中。存储器装置100还可执行存储器擦除操作以从一些 或全部存储器单元103清除数据。
[0029] 存储器控制单元118基于关于控制线120上的信号的电状态的信号而控制待在存 储器单元103上执行的存储器操作。控制线120上的信号的实例可包含一或多个时钟信号 及其它信号以指示存储器装置1〇〇可或应执行哪一个操作（例如编程或读取操作）。存储 器装置100外部的其它装置（例如处理器或外部存储器控制器）可控制控制线120上的控 制信号的值。控制线120上的信号的值的特定组合可产生命令（例如编程或读取命令），所 述命令可使存储器装置100执行对应存储器操作（例如编程、读取或擦除操作）。
[0030] 虽然文中讨论的各种实施例使用与单一位存储器存储概念有关的实例以便理解， 但是本发明的标的物也可应用于许多多位方案。例如，可将存储器单元103中的每一者编 程到至少两种数据状态中的不同者以表示（例如）分数位的值、单一位的值或多个位（例 如两个、三个、四个或更多数目个位）的值。
[0031] 例如，可将存储器单元103中的每一者编程到两个数据状态中的一者以表示依单 一位的二进制值"0"或"1"。此单元有时被称为单电平单元（SLC)。
[0032] 在另一实例中，可将存储器单元103中的每一者编程到两个以上数据状态中的一 者以表示（例如）多位的值，例如两个位的四个可能值"00"、"01"、"10"及"11"中的一者、 三个位的八个可能值"〇〇〇"、"001"、"010"、"011"、"100"、"101"、"110"及"111" 中的一者， 或更大数目的多个位的另一组值中的一者。可被编程到两个以上数据状态中的一者的单元 有时被称为多电平单元（MLC)。在下文更详细讨论这些类型的单元上的各种操作。
[0033] 存储器装置100可分别接收第一供应线130及第二供应线132上的包含供应电压 信号Vcc及Vss的供应电压。供应电压信号Vss可（例如）位于接地电位处（例如具有约 零伏特的值）。供应电压信号Vcc可包含从外部电源（例如电池或交流转直流（AC-DC)转 换器电路（未在图1中展示））供应到存储器装置100的外部电压。
[0034] 存储器装置100经进一步展示包含选择器（例如选择电路）140、页面缓冲器142 及输入/输出（I/O)电路117。选择器140可经由I/O电路117对信号CSEL1到CS