ELn作 出响应以选择可表示待从存储器单元103读取或待被编程到存储器单元103中的数据的值 的第一数据线106及第二数据线113上的信号。列解码器108可基于地址线109上的A0 到AX地址信号而选择性激活CSEL1到CSELn信号。选择器140可选择第一数据线106及 第二数据线113上的信号以在读取及编程操作期间提供存储器阵列102与I/O电路117之 间的通信。页面缓冲器142可在从外部装置（例如主机）接收的数据被编程到存储器阵列 102的相关部分（例如存储器单元103)之前存储所述数据，或在从存储器阵列102读取的 数据被传输到外部装置（例如主机）之前存储所述数据。
[0035] 存储器装置100可包括非易失性存储器装置且存储器单元103可包含非易失性存 储器单元使得当电力（例如Vcc 130、Vss 132或两者）从存储器装置100断开时，存储器 单元103可保留存储于其中的数据。
[0036] 存储器单元103中的每一者可包含具有其至少一部分可（例如通过存储电荷存储 结构（例如浮动栅极或电荷捕获）上的对应电荷量，或通过经编程到对应电阻值）经编程 到所需数据状态的材料的存储器元件。因此，不同数据状态可表示经编程到存储器单元103 中的每一者中的不同数据值。
[0037] 当存储器装置100 (例如从外部处理器或存储器控制器）接收到编程命令及待被 编程到存储器单元103中的一或多个所选存储器单元的数据值时，其可执行编程操作。基 于所述数据值，存储器装置100可将所选存储器单元编程到适当数据状态以表示待存储于 其中的数据值。
[0038] 所属领域技术人员可认识到存储器装置100可包含其它组件，其至少一些在文中 被讨论。然而，无需在图式中展示若干这些组件以免混淆所描述的各种实施例。存储器装 置100可包含装置及存储器单元，且使用与下文参考文中讨论的各种其它图式及实施例描 述的操作相似或相同的存储器操作（例如编程及擦除操作）来操作。
[0039] 图2展示根据各种实施例的依3D NAND存储器装置200的形式的存储器阵列（例 如存储器阵列102)的方框图。参考图2,3D NAND存储器装置200可包括多个存储器单元 串。在各种实施例中，沿第一（例如Z-Z'）方向，每一存储器单元串可包括（例如）彼此堆 叠的三十二个存储器单元，其中每一存储器单元对应于（例如）三十二层（例如层〇到层 31)中的一者。相应串的存储器单元可共享共同通道区域，例如形成于半导体材料（例如多 晶硅）的相应支柱（存储器单元串围绕其而形成）中的一个区域。
[0040] 在各种实施例中，沿第二（例如X-X'）方向，每一第一群组（例如十六个第一群 组）的多个串可包括（例如）共享多个（例如三十二个）存取线（WL)的八个串。多个存 取线（下文可与"全局控制栅极（CG)线"互换地使用）中的每一者可耦合（例如电连接或 以其它方式可操作地连接）对应于第一群组中的对应群组的每一串的多个层中的相应层 的存储器单元。当每一存储器单元包括能够存储两个位的数据的MLC时，耦合到相同存取 线（且因此对应于相同层）的存储器单元可被逻辑分组到（例如）两个页面中，例如P0/ P32、P1/P33、P2/P34 等等。
[0041] 在各种实施例中，沿第三（例如Y-Y'）方向，每一第二群组（例如八个第二群组） 的多个串可包括（例如）耦合到八个数据线（BL)中的对应数据线的十六个串。在一个实施 例中，归因于CG驱动器布局限制，例如，对应于每一第二群组的串中的（例如十六个）串的 相应层的（例如十六个）存储器单元的CG可物理地耦合为相应板，如由图2中的上部（虚 线）矩形指示。类似地，每一第二群组的串中的（例如十六个）串的源极选择栅极（SGS) 可物理地耦合为相应板，如由图2中的底部（虚线）矩形指示。在此案例中，例如，3D NAND 存储器装置200的存储器阵列的大小可包含（例如）十六个存储器块，且可包括1，024个 页面且全部约16MB(例如16WL x 32层x 2位=1，024页面/块，块大小=1，024页面x 16KB/页面=16MB)。虽然使用特定数目以解释及阐明，但是如所属领域技术人员已知，串、 层、存取线、数据线、第一群组、第二群组或页面的数目可大于或小于图2中所示的数目。还 应注意，在各种实施例中，图2中示意地所示的每一存储器单元串可表示沿第二方向（例如 X-X'）或沿第三方向（例如Y-Y'）的多个串。
[0042] 图3展示沿X-X'方向的图2的3D NAND存储器装置200的（所选）存储器块300 的横截面图，但是在此实施例中（所选）存储器块包含关于图2描述（例如）十六个第一 群组的串的一个第一群组中的十五个存储器单元串。存储器块300的多个串可被分裂成多 个（例如三个）"子集"310、320、330,其中每一子集包括存储器块300的"部分块"。对应 于多个（例如三十二个（32))层中的相应层的存储器单元可包括（至少）页面（例如页面 390)。每一页面（例如页面390)可包括多个（例如三个）部分页面（例如部分页面392 到部分页面396)，其中每一部分页面包括对应于多个部分块中的相应部分块及对应于多个 层中的相应层的存储器单元。
[0043] 在各种实施例中，每一部分页面（例如部分页面392、394或396)可包括瓦片，且 可独立于其它部分页面（例如瓦片）而选择（例如偏置）。在此情况下，例如，部分块310 到部分块330中的每一者可包括瓦片列（例如瓦片列i、瓦片列」及瓦片列 k)，其中每一瓦 片列包括对应于多个层（例如层0到层31)的瓦片的集合（例如组）。在各种实施例中，可 对部分块（例如瓦片列）或部分页面（例如单一瓦片）执行存储器（例如编程、读取、读取 或验证）操作。应注意，虽然图3经展示只具有存储器块300中的三个部分块（及在给定 页面中的三个部分页面），但是在各种实施例中可采用更大（例如十六个（16)或更多）或 更小（例如一个（1)或两个（2))部分块（及在给定页面中的部分页面）。
[0044] 在各种实施例中，（虽然未在图3中展示），每一存储器块（例如存储器块300)、 部分块（例如部分块310、320或330)、页面（例如页面390)或部分页面（例如部分页面 392、394或396)可包括沿第三（例如Y-Y'）方向的方向的多个存储器单元串（的至少一部 分）。
[0045] 在各种实施例中，存储器块300 (或3D NAND存储器装置200中的任何其它存储器 块）可被电分裂成包含部分页面的多个更小单元。
[0046] 例如，在一个实施例中，可耦合到多个串的SGD的全局漏极选择栅极（SGD)线340 可经由多个（例如三个）局部S⑶驱动器332、334、336中的对应驱动器耦合到多个（例如 三个）局部S⑶线342、344、346,其中每一局部S⑶线对应于相应部分块（例如瓦片列）。 (例如）当对应部分块应与其它部分块隔离时，局部SGD驱动器332到336中的每一者可独 立于其它部分块的SGD同时耦合或切断对应部分块（例如瓦片列）的串的SGD。
[0047] 类似地，可耦合到多个串的SGS的全局SGS线360可经由多个（例如三个）局部 SGS驱动器322、324、326中的对应驱动器而耦合到多个（例如三个）局部SGS线362、364、 366,其中每一局部SGS线对应于相应子集（例如瓦片列）。局部SGS驱动器322到326中 的每一者可独立于其它部分块的串的SGS同时耦合或切断对应部分块（例如瓦片列）的串 的SGS，（例如）以将对应部分块与其它部分块电隔尚。
[0048] 在各种实施例中，如图2中所示，针对存储器块300的串的多个层中的相应层，全 局存取线（例如全局CG线）350可耦合到对应于多个串中的每一者的相应层的存储器单 元。每一全局CG线（例如全局CG线350)可经由多个（例如三个）局部串驱动器312、314 及316中的对应驱动器而耦合到多个（例如三个）局部存取线（例如局部CG线）352、354、 356。局部串驱动器中的每一者可独立于其它部分块及/或其它层的存储器单元同时耦合 或切断对应于相应部分块或层的存储器单元，（例如）以将对应部分块及/或层与其它部 分块及/或层隔离。
[0049] 在各种实施例中，局部串驱动器312到316中的每一者可包括电压晶体管以支持 (例如）高达约20V的电压范围，且所述电压晶体管的通道长度可约为2 ym，而存储器单元 (例如电荷存储装置）的通道长度可约为20nm。在各种实施例中，局部串驱动器312到316 可位于行解码器中，且可使用（例如）CUA科技将行解码器放置于存储器阵列（例如存储器 阵列102)下。此允许减小电路所需的面积。
[0050] 在各种实施例中，对应于相应部分块的串可耦合到局部源极372、374及376中的 对应源极（例如"瓦片源极"），其中每一局部源极耦合到相应电源，例如局部源极驱动器 (未展示）。在各种实施例中，部分块源极解码器（例如瓦片列源极解码器）及/或部分块 漏极解码器（例如瓦片列漏极解码器）可用于从（例如）外部处理器接收列地址（例如串 的地址），且用于使用列地址来选择部分块的局部源极（例如瓦片源极）、局部SGS线，及/ 或局部SGD线。当对应部分块应与其它部分块隔离时，局部源极驱动器中的每一者可独立 于其它部分块的串的源极同时耦合或切断对应部分块的串的源极。
[0051] 图4展示根据各种实施例的沿Y-Y'方向的图2的3D NAND存储器装置200的存 储器块400的横截面图。参考图4,所描绘的存储器块横截面400可包括耦合到相同数据线 (经展示为线Y-Y'）的存储器单元的多个（例如十六个）串，且对应于关于图2描述的（例 如）八个第二群组的串中的一者。如关于图2所提及，在各种实施例中，相应层的每一存储 器单元可耦合到相同板（例如板CG0到CG31中的一者）。类似地，多个串的（例如十六个） SGS可耦合到相同SGS板。在各种实施例中，多个串的S⑶（例如S⑶0到S⑶15)中的每一 者可彼此分离。在各种实施例中，多个串可耦合到（共享）源极410。
[0052] 图5展示图2的3D NAND存储器装置200的俯视图500,但是在此实施例中包含 2, 049个块（例如各自对应于例如存储器块300的存储器块），包含块0到块2, 047及保留 块"RSV"，且每一页面（例如页面510)包含十六个部分页面（例如部分页面512到542)。 每一页面可（例如）包括对应于约16, 384个字节（例如约16KB)的存储器单元。如上文 描述，（例如）关于图3,每一部分页面可对应于（单一）瓦片，且每一瓦片可独立于其它瓦 片而选择以用于存储器操作。
[0053] 在各种实施例中，可组合多个（例如两个或四个）瓦片以形成瓦片群组。瓦片群 组结构可用于（例如）通过