一次性可编程元件的检错和纠错的制作方法
【专利说明】一次性可编程元件的检错和纠错
[0001]相关申请的交叉引用
[0002]本申请要求共同拥有的于2013年I月29日提交的美国非临时专利申请N0.13/752,419的优先权，该非临时申请的内容通过援引全部明确纳入于此。
[0003]领域
[0004]本公开一般涉及一次性可编程元件的检错和纠错。
[0005]相关技术描述
[0006]技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数码字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络来传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数码字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
[0007]电子设备(诸如无线电话)可包括能够被写(例如，被编程)一次的一次性可编程(OTP)元件。例如，OTP元件可共同形成只读存储器。为了增加可靠性，OTP元件可被用双重OTP配置来进行安排。在双重OTP配置中，对来自两个OTP元件中的每一者的读输出执行逻辑OR(或)操作以确定总体读输出。由此，可靠性可以加倍的存储器大小为代价而得以改善。
[0008]OTP元件能使用各种器件来实现。例如，电子熔丝或反熔丝可以被用来实现OTP存储器。当使用电子熔丝或反熔丝时，未烧断熔丝代表逻辑零，而已烧断熔丝代表逻辑一。在非烧断电子熔丝或者反熔丝的非烧断栅极氧化物的情形中可能发生OTP元件的编程故障。然而，若该双重配置的另一 OTP元件已被正确编程(即，包含逻辑一)，则对这些读输出执行逻辑OR操作能够克服此编程故障。
[0009]可以用来实现OTP元件的另一种类型的器件为磁隧道结(MTJ)器件。MTJ器件对于电子熔丝/反熔丝而言可能是优选的，因为MTJ器件可以不要求与电子熔丝/反熔丝一样高的编程电压、负电压、或大的编程电流。为了对MTJ OTP元件进行编程，可击穿MTJ的氧化镁(MgO)隧道势皇层。然而，隧道势皇层也可以由于操作期间的损耗和耗损而被击穿，这导致了编程后差错(例如，逻辑零可能转变为逻辑一)。因为MTJ氧化物击穿(例如，由于损耗和耗损)所导致的逻辑一是有错的，所以在双重MTJ OPT配置中对读输出执行逻辑OR操作在MTJ氧化击穿的情形中并不提供正确的输出。执行逻辑OR操作将导致读输出中蕴含有错的逻辑一。
[0010]
[0011]公开了可与MTJ OTP元件一起使用的检错和纠错系统与方法。例如，每个双重MTJOTP元件存储体(例如，存储器)可以包括或被连接到纠错码(ECC)解码器，诸如单纠错(SEC)和双检错(DED) (SEC-DED)解码器。每个解码器可以在读取操作期间生成标志。当在数据中仅检测到一个差错时，解码器可以纠正该差错并且以第一(例如，解除断言或零)值输出该标志。当检测到不止一个差错时，解码器可能不能够纠正所有这些差错，并且可能因此以第二(例如，断言或一)值输出该标志。当其中一个解码器断言其标志但是另一解码器并未如此时，来自非断言解码器的输出可以被提供以作为该双MTJ OTP配置的“正确”读取输出。当两个标志都未被断言时，来自任一个解码器的数据可以被提供。当两个标志都被断言(即，两个解码器都遇到不可纠正的差错)时，可以生成出错信号。
[0012]各种类型的ECC可以与所描述的技术联用。例如，可以使用汉明(Hamming)码。作为另一示例，可以生成奇偶校验位并且将其存储在OTP元件中。在另一实现中，可以代替SEC-DED解码器使用基于循环冗余校验(CRC)的解码器。此外，应当注意所描述的技术也可与非MTJ型OTP —起使用。
[0013]在特定实施例中，一电路包括第一 OTP元件和第二 OTP元件。该电路还包括被耦合成从该第一OTP元件接收数据的第一表示的检错电路系统。该电路进一步包括响应于该检错电路系统的输出以基于该数据的第一表示或者基于来自第二 OTP元件的该数据的第二表示来输出OTP读取结果的输出电路系统。
[0014]在另一特定实施例中，一种方法包括基于存储在第一 OTP元件中的数据的第一表示生成第一标志，其中第一标志指示了该数据的第一表示是否包括任何不可纠正的差错。该方法还包括基于存储在第二 OTP元件中的该数据的第二表示生成第二标志，其中第二标志指示了该数据的第二表示是否包括任何不可纠正的差错。该方法进一步包括，响应于第一标志和第二标志，基于该数据的第一表示或该数据的第二表示来生成读取输出。
[0015]在另一特定实施例中，一设备包括第一 OTP元件和第二 OTP元件。该设备还包括用于从第一 OTP元件接收数据的第一表示的装置。该设备进一步包括用于响应于用于接收的装置的输出，基于该数据的第一表示或基于来自第二 OTP元件的该数据的第二表示来输出OTP读取结果的装置。
[0016]在另一特定实施例中，一种方法包括用于基于存储在第一 OTP元件中的数据的第一表示生成第一标志的步骤，其中第一标志指示了该数据的第一表示是否包括任何不可纠正的差错。该方法还包括用于基于存储在第二 OTP元件中的该数据的第二表示来生成第二标志的步骤，其中第二标志指示了该数据的第二表示是否包括任何不可纠正的差错。该方法进一步包括用于响应于第一标志和第二标志，基于该数据的第一表示或该数据的第二表示来生成读取输出的步骤。
[0017]在另一特定实施例中，一种非瞬态计算机可读介质包括当由处理器执行时使得该处理器引起基于存储在第一 OTP中的数据的第一表示生成第一标志。第一标志指示该数据的第一表示是否包括任何不可纠正的差错。该些指令还可由处理器执行以弓I起基于存储在第二 OTP元件中的该数据的第二表示生成第二标志。该第二标志指示该数据的第二表示是否包括任何不可纠正的差错。该些指令可进一步由处理器执行以响应于第一标志和第二标志，引起基于该数据的第一表示或该数据的第二表示生成读取输出。
[0018]在另一特定实施例中，一种方法包括接收表示半导体器件的至少一个物理属性的设计信息，该半导体器件包括第一 OTP元件和第二 OTP元件。该半导体器件还包括被耦合成从第一 OTP元件接收数据的第一表示的检错电路系统，以及响应于该检错电路系统的输出以基于该数据的第一表示或基于来自第二 OTP元件的该数据的第二表示来输出OTP读取结果的输出电路系统。该方法包括转换设计信息以遵循文件格式，并且生成包括经转换的设计信息的数据文件。
[0019]由至少一个所公开的实施例提供的一个特定优势是执行OTP存储器(包括双重MTJ OTP配置中的存储器)的检错和纠错的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节:附图简述、详细描述以及权利要求。
[0020]附图简沐
[0021]图1是解说能操作用于执行OTP元件的检错和纠错的系统的特定实施例的示图；
[0022]图2是解说图1的输出逻辑的操作的特定实施例的表；
[0023]图3是解说执行OTP元件的检错和纠错的方法的特定实施例的流程图；
[0024]图4是包括可操作以执行OTP元件的检错和纠错的组件的无线设备的框图；以及
[0025]图5是制造包括可操作用于执行OTP元件的检错和纠错的组件的电子设备的制造过程的特定解说性实施例的数据流图。
[0026]详细描沐
[0027]参见图1，可操作用于执行一次性可编程(OTP)元件的检错和纠错的系统的特定解说性实施例被示出并且一般地标示为100。系统100包括第一组一个或多个第一 OTP元件102以及第二组一个或多个第二 OTP元件112。为方便起见，第一组OTP元件102以及与之相关联的电路系统/操作被标为“左”或“L”，而第二组OTP元件112以及与之相关联的电路系统/操作被标为“右”或“R”。
[0028]OTP元件可以被写(例如，编程)一次并且读取多次。由此，OTP元件可以表示系统100中的只读存储器。在图1的示例中，OTP元件102和112被安排成双重OTP配置。将OTP元件安排成双重配置可以经由冗余性来降低OTP编程差错的影响。在双重OTP配置中，OTP读取操作可以包括对个体的OTP执行本地读取，并且接着确定要选择其中哪个读取输出作为全局读取结果。
[0029]第一组OTP元件102可以被耦合到第一行解码器103，并且第二组OTP元件112可以被耦合到第二行解码器113。为了读取特定OTP元件(例如，OTP元件106和116)，可以断言对应的字线104、114和位线105、115(例如，设置为逻辑高或者逻辑一值)。所读取的位的数目可以取决于各种因素，诸如字大小、对齐、和可寻址性。对第一组OTP元件102的读操作可以生成由第一组OTP元件102的第一本地数据路径107检测到的第一信号。例如，第一本地数据路径107可包括一个或多个感测放大器(例如，在读取操作期间使用)以及编程写驱动器(例如，在第一组OTP元件102的一次性编程期间使用)。对第二组OTP元件112的读操作可以生成由第二组OTP元件112的第二本地数据路径117检测到的第二信号。例如，第二本地数据路径117可包括一个或多个感测放大器(例如，在读取操作期间使用)以及编程写驱动器(例如，在第二组OTP元件112的一次性编程期间使用)。
[0030]本地数据路径107和117可以向检错和纠错电路系统120提供读取数据。例如，第一检错和纠错解码器122可以被耦合到诸第一 OTP元件102，并且第二检错和纠错解码器124可以耦合到诸第二 OTP元件112。在特定实施例中，第一解码器122和第二解码器124中的至少一者可以是纠错码(EC