先进纳米闪速存储器的动态编程技术的制作方法
【技术领域】
[0001] 本发明公开了一种用于对先进纳米闪速存储器单元编程的改进的方法和设备。
【背景技术】
[0002] 使用浮栅而在其上存储电荷的非易失性半导体存储器单元及形成于半导体衬底 中的该些非易失性存储器单元的存储阵列在现有技术中是众所周知的。通常，该些浮栅存 储器单元一直是分裂栅类型或层栅类型。
[0003] 现有技术包括用于对闪速存储器单元编程的通用技术。在现有技术中，向存储器 单元的漏极施加高电压，向存储器单元的控制栅施加偏置电压，并对存储器单元的源极施 加偏置电流。编程实质上会将电子置于存储器单元的浮栅上。该在化euVanTran等人提 交的美国专利No. 7, 990, 773-"SubVoltFlashMemoirSystem"(亚电压闪速存储器系 统）中有所描述，此专利W引用方式并入本文。
[0004] 用于提供施加到每个存储器单元的源极的偏置电流的现有技术电路的示例在图1 中示出。闪速存储器系统10包括闪速存储器阵列30、水平解码器20和垂直解码器50。水 平解码器20选择闪速存储器阵列30内待读写的行（通常称为字线），垂直解码器50选择 闪速存储器阵列30内待读写的列（通常称为位线）。垂直解码器50包括禪接到闪速存储 器阵列30的一系列多路复用器。闪速存储器阵列30包括N个单元块，每个单元块禪接到 垂直解码器50内的一个多路复用器。电流源40禪接到N个电流镜，即电流镜6〇1至电流 镜 60。。
[0005] 对闪速存储器单元编程的现有技术方法的一个缺点是电流镜诸如电流镜6〇1至 60。通常不匹配，原因在于该些电流镜存在固有差别和制造差异，另外在大巧片中，接地电 位也可能变化。因此，在工作期间，电流镜实际引出的电流可能比它们理应引出的电流强或 弱。
[0006] 需要用于对闪速存储器单元编程的改进的方法和设备，特别是能减轻或消除编程 过程期间所用偏置电流源间的差异的先进纳米闪速存储器单元。
【发明内容】
[0007] 前述问题和需求通过两个不同的实施例得W解决。
[000引在一个实施例中，在编程过程期间将两个或更多个电流镜平均在一起而不是只使 用一个电流镜来从存储器阵列中的每个单元块中引出电流。最终结果是，在对每个单元编 程的过程中引出的电流只有较小差异。
[0009] 在另一个实施例中，每个电流镜在工作前都被初始化，使用电容器确保电流镜处 于或几乎处于初始化状态。
【附图说明】
[0010] 图1描绘了用于对存储器电路进行编程的现有技术电路。
[0011] 图2描绘了用于将多个电流镜的平均值施用于存储器阵列的一个实施例。
[0012] 图3描绘了用于激活图2描绘的开关的时序图。
[0013] 图4描绘了编程电路的一个实施例，其中每个电流镜在用于对存储器单元编程前 被首次初始化。
[0014] 图5描绘了编程电路的另一个实施例，其中每个电流镜在用于对存储器单元编程 前被首次初始化。
[0015] 图6描绘了编程电路的另一个实施例，其中第一多个电流镜和第二多个电流镜被 交替初始化并用于对存储器单元编程。
【具体实施方式】
[0016] 在图1的现有技术系统中，电流镜6〇1... 60。引出的电流在实际情况下可能显著 变化。例如，如果理想情况是每个电流镜应当引出1. 00yA电流，发明人已发现在实际情况 下，一些典型测量值可如表1中所示：
[0017]
[0019]表1描绘了标记为IBO、IBl、IB2和IB3的四个示例性电流镜。可W看出电流变化 是显著的。补偿该种变化的一种方式为使用电流镜的平均值。例如，IBO和IBl的平均值 为0.98 1^，182和183的平均值为1.165 1^，180、181、182和183的平均值为 1.0725 ^八。 根据此简单示例，电流与1. 00UA理想值的偏差从单个电流镜时的62%降至对两个电流镜 进行平均后的16. 5%，W及对四个电流镜进行平均后的7. 3%。
[0020] 在考虑此观测结果的情况下，现在将参照图2描述实施例。编程电路100包括电 流镜110、111、112和113,W及位线160、170、180和190。电流镜110可分别通过开关120、 130、 140和150禪接到位线160、170、180和190。类似地，电流镜111可分别通过开关121、 131、 141和151禪接到位线160、170、180和190 ;电流镜112可分别通过开关122、132、142 和152禪接到位线160、170、180和190 ;电流镜113可分别通过开关123、133、143和153禪 接到位线160、170、180和190。在此设计中，控制器200生成用于控制开关的控制信号201、 202、203和204。例如，开关120、121、122和123分别受到控制信号201、202、203和204控 审Ij;开关130、131、132和133分别受到控制信号204、201、202和203控制；开关140、141、 142和143分别受到控制信号203、204、201和202控制；并且开关150、151、152和153分 别受到控制信号202、203、204和201控制。
[0021] 在图3中，示出了控制器200生成的控制信号201、202、203和204的示例。此处， 高电压代表受控制信号控制的开关"接通"，低电压代表受控制信号控制的开关"断开"。图 3描绘了对闪速存储器单元（诸如先进纳米闪速存储器单元）编程的两个阶段。在第一阶 段期间，控制信号201在时段t。内保持高水平，然后控制信号202在时段t。内保持高水平， 然后控制信号203在时段t。内保持高水平，然后控制信号204在时段t。内保持高水平。如 图3所示，在控制信号的高电压出现时段之间存在一定程度的有意重叠。
[0022] 最终结果是位线160、170、180和190各自在单个编程阶段期间W等量地禪接到电 流镜110、111、112和113。该样，便有效地对全部电流镜110、111、112和113上的从每根位 线引出的电流进行平均化。如上所述，该种暂时性的平均化效应会减小电流镜失配和电流 镜的其他变化所导致的编程电流变化。
[0023] 本领域的普通技术人员应当理解，可将图2和图3的示例施用于闪速存储器单元 和对应电流镜的整个阵列。本领域的普通技术人员还应当理解，可W运用相同的原理对任 意数量的电流镜而不单是四个电流镜进行平均化。例如，可W运用参照图2和图3描述的 相同原理，在一个编程阶段期间对两个电流镜、八个电流镜或任意其他数量的电流镜进行 平均化。
[0024] 现在参照图4描述另一个实施例。动态编程电路300包括电流源310和存储器单 元副本320。存储器单元副本320具有与所考虑的闪速存储器阵列（未示出）中的存储器 单元相同的设计。示例性电流镜340的栅极禪接到电容器350。在另一个实施例中，不存在 电容器350,相反，电流镜350的栅电容用作代理电容器。电容器350通过开关330禪接到 电流源310,电流镜340的漏极禪接到存储器单元副本320。存储器单元副本320具有对存 储器单元的栅极编程电压进行模拟的栅偏压360。如图所示，电流镜340为增强NMOS晶体 管。可替换地，电流镜340可W是PMOS晶体管。
[0025] 在初始编程模式期间，开关330a"接通"，电容器350a连接到电流源310,电流镜 340a的漏极禪接到存储器单元副本320。在通过电流镜340a的电流匹配电流源310的电 流之前，电容器350a-直充电。选择电流源310,W生成电流镜340和其他电流镜所需的理 想电流水平，如1. 0uA。带栅电压360的存储器单元副本320将副本漏极的编程电压强加 到电流镜340a的漏极上。此电压与存储器单元实际编程操作的电压极为相同。