在这种情况下，地址信息的流动为通过第一部分52A、通过第二部分50和51，然后沿着第一部分52B。接头48短于接头46，并且可以不太导电，使得与图6A所示的接头相比，图6B中的接头48向地址线26提供较少的负载。在图6C所示的又一示例中，可以通过在地址线中具有突出端53、54 (每一个都在衬底的表面处耦合至接合焊盘55)来进一步减小接头长度，这种接合焊盘55通过接合线(例如单条接合线56)又与微电子元件的对应接触件140耦合。在图6D所示的又一示例中，可以通过在地址线中具有突出端63、64(每一个都在衬底的表面处耦合至相应的接合焊盘57、58)来进一步减小接头长度，每个这种接合焊盘57、58又通过接合线59与微电子元件的对应接触件140耦合，使得具有形成包括突出端63、64以及接合焊盘57、58的地址线的一部分的两条接合线。
[0076]通过如图6A、图6B、图6C或图6D所示和讨论的地址信息的路由，可以看出，可以减小地址输入和相应地址线之间的距离。在具体示例中，图6A至图6C的示例中的接头长度可以减小为小于一毫米，并且在一些情况下小于0.5毫米，或者甚至小于0.1毫米。还可以假设用作地址输入的微电子元件的接触件与地址线的相应第一部分(例如，诸如部分26的第一部分(图6A)，或者类似定位的第一部分52A、52B(图6B)等)之间的距离可以在一些情况下减小到小于I毫米，或者在其他示例中减小到小于0.5毫米或小于0.1毫米。
[0077]图7A示出了根据本发明实施例的封装件200以及电路板202的具体互连布置，每个封装件200都例如根据上面参照图1A至图1C、图2、图4A-4B、图5以及图6A至图6D描述的本发明的一个或多个实施例。图7A中看到的布置可以称为“翻盖式”布置，因为覆盖电路板202的相对侧的封装件200与电路板202的表面204的相同区域或近似相同的区域对齐，使得图7A中看到的上封装件200的第一端子220的集合(具有到板202的连接“A”)与图7A中看到的下封装件200的对应第二端子221 (示出具有到板202的连接“B”)对齐。类似地，图7A中的上封装件200的第二端子221的集合(具有到板202的连接“B”)与图7A中的下封装件200的对应第一端子220 (示出具有到板202的连接“A”)对齐。
[0078]图7B还示出了封装件200的表面处的端子的可能“取球(bailout) ”结构，其可以有利地用于图7A中看到的封装件的翻盖式布置。如图所示，第一端子220的集合可以包括被配置为接收地址信息的端子，例如具有分配AO至A15和BAO至BA2。第一端子还可以被配置为接收其他信息(诸如被配置为对地址信息进行采样的时钟(CK))和用于输入至微电子元件的命令(诸如写使能(WE)、行地址选通(RAS)、列地址选通(CAS)和可能的参考电位(诸如VDD等))。第二端子221可以被配置为承载与第一端子相同的所有信息。如图7B所示，第一端子220的信号分配可以与第二端子221的信号分配镜像对称，使得例如具有信号分配AlO的第一端子220的位置与对应第二端子221 (可以具有相同的信号分配“A10”)关于理论轴232对称。图7B中所示的这些信号分配(诸如“A10”)对应于微电子元件(例如微电子元件110、112、114、116)的接触件处的信号指定，而无论封装件的外表面处的端子是否给出不同的名称。
[0079]图7B还示出了位于外封装表面处的第三端子224的布置，其被配置为承载除地址信息或上述命令WE、RAS, CAS和采样时钟CK之外的信息。例如，如图7B所示，一些或所有第三端子224还可以在垂直封装布局方向上相对于第四端子225关于理论轴232显示出镜像对称，并且一些或所有的第五端子225的组可以在水平封装布局方向上相对于第六端子227关于第二理论轴234显示出镜像对称。
[0080]在图8中进一步示意性示出了系统208内的封装件200、200’的翻盖式互连布置。如图所示，驱动器270被配置为将地址线272上的地址信息驱动至图8所示上封装件200的与其耦合的表示为“A”的第一端子220，并且还将地址线272上的地址信息驱动至图8所示下封装件200’的与其耦合的表示为“B”的第二端子221。一旦在上封装件200的这些端子220以及下封装件的端子221处接收到地址信息，地址信息就可以沿着上封装件200内的方向150上的地址线流动以及沿着下封装件200’中的方向152上的地址线流动，以穿过耦合至每个封装件中的微电子元件的每个连接区域。在这种情况下，下封装件200’中地址信息的流动从第二端子(由第二端子221表示)通过耦合至微电子元件116的连接区域226F，然后通过耦合至微电子元件114的连接区域226E，然后通过耦合至微电子元件112的连接区域226D，然后通过耦合至微电子元件110的连接区域226C。
[0081]在这种情况下，如果每个对应的封装件被配置为使得沿着从第一端子到第一连接区域的第一电路径方向上的地址线的第一延迟与在与第一电路径方向相反的第二电路径方向上沿着从第二端子到与其相邻的连接区域126F的地址线相同，则可以有利地用于翻盖式布置。这种布置还可以适用于从第一端子到第二连接区域126D的沿着第一电路径方向上的地址线的第二延迟，其与从第二端子到连接区域126E的沿着第二电路径方向上的地址线的延迟相同。
[0082]图9示出了上述实施例的变化例，其中封装件300可以仅包含两个微电子元件(可以被称为第一和第二微电子元件)。在这种情况下，结构和操作可以与每个上述实施例和变化例中描述的结构和操作相同，除了仅具有分别耦合至第一和第二微电子元件的第一和第二端子集合之间的地址线的第一和第二连接区域之外。封装件内的地址信息的典型流动从接收其的第一端子到地址线耦合至第一微电子元件310的第一连接区域，然后从第一连接区域到地址线耦合至第二微电子元件312的第二连接区域，然后到封装件300的第二端子。
[0083]图10示出了根据上面参照图1A至图1C和图2描述的实施例的特定变化例的实施例。在该实施例中，每个微电子元件都可以是(比上述示例)利用更少数量的地址输入(用于接收需要在这种微电子元件内执行存储位置的地址信息)的类型。因此，微电子元件410、412、414和416可以是LPDDRx类型，其中这种微电子元件被配置为以操作期间对于至少一些时钟循环的每个时钟循环的至少两次的速率接收其上采样的多路复用地址信息或多路复用地址和命令信息。这不同于其他类型的存储器(诸如DDRx)，其地址信息和命令信息通常以每个时钟循环一次的速率来采样。根据这种布置，这些具体类型的微电子元件410、412、414、416可需要仅与可设置在封装衬底上的一些地址线耦合。因此，在图10所示的布置中，微电子元件410和412与地址线426A的第一集合耦合，并且微电子元件414与地址线426B的第二集合耦合。
[0084]在又一其他变化例中，封装件中的微电子元件其上可以包括再分布结构，诸如用于将微电子元件的接触件再分布至第二位置作为例如可用于线接合的接合焊盘。
[0085]在又一其他变化例中，上文描述的任何封装件都可以实施为“晶圆级封装件”、“晶圆工艺封装件”等。在这种示例中，地址线可以为导电迹线，例如镀或蚀刻金属迹线或者设置在封装件的介电层(其覆盖微电子元件的表面，并且介电层金属通孔穿过其可延伸，将迹线与微电子元件的接触件耦合)上的其他导电材料。
[0086]本文描述的封装件可以包括其他部件，诸如覆盖微电子元件远离封装衬底的表面的成型(overmold)或其他密封材料。可以可选地设置散热器或者还可以将散热器设置为覆盖微电子元件的这种表面。
[0087]在“晶圆级封装件”中，诸如地址线和其他导电结构的迹线可以延伸到微电子元件的边缘外到达覆盖成型或密封材料的表面的区域，其可以与微电子元件的接触承载面共面。在这种封装件中，在一个示例中，至少一些端子可以覆盖成型或密封材料的表面。在一个示例中，至少一些端子可以覆盖微电子元件的表面。
[0088]参照图1C，在又一其他变化例中，其中具有存储器存储阵列的微电子元件110、112、114和116(尤其是半导体芯片)的接触件可以面对衬底的对应接触件(诸如设置在衬底的表面102处的接触件)并与其接合。
[0089]上面讨论的结构提供了非凡的三维互连能力。这些能力可以被任何类型的芯片所使用。上面讨论的结构可用于不同电子系统的结构。例如，根据本发明又一实施例的系统500包括上述结构506连通其他电部件508和510。在所示示例中，部件508是半导体芯片而部件510是显示屏，但是可以使用任何其他部件。当然，尽管为了说明的清楚在图11中仅示出了两个附加部件，但该系统可以包括任何数量的这种部件。上述结构506例如可以为上面讨论的任何微电子封装件。结构506以及部件508和510被安装在公共壳体501，其以虚线示意性示出并且根据需要相互电互连以形成期望电路。在所示示例性系统中，系统包括电路板502 (诸如柔性印刷电路板)，并且电路板包括将部件彼此互连的多个导体504 (在图11中仅示出一个)。然而，这仅仅是示例性的；可以使用用于进行电连接的任何适当的结构。壳体501被示为例如可在智能手机或其他蜂窝电话、平板电脑或笔记本电脑中使用的类型的便携式壳体，并且屏幕510在壳体的表面处露出。在结构506包括光敏元件(诸如成像芯片)的情况下，透镜511或其他光学设备还可以被设置用于将光路由至结构。再次，图11所示的简化系统仅仅是示例性