14和漏极区106。
[0042]图2示出了在其中将电子注入到浮栅上的编程操作期间的图1的结构。为了对浮栅晶体管100进行编程，将电压源Vs应用于源极端116，将电压源Ve(；应用于控制栅118，并将电压源VD应用于漏极120，从而使栅源电压和漏源电压均为预定的正值。在此示例中，选择了以下值:Vs = 0V,VCG= 12V和VD= 12V。然而，本领域的普通技术人员将知道，还可以选择其他电压，以实施编程操作。通常，将上升电压(通常大于5V)应用于控制栅极118和漏极120。
[0043]这个布置将致使电子在源极104和漏极106之间的沟道区103中在漏源电场的影响下被加速。被加速的电子变得有足够的能量，从而使它们中的一些具有足够的能量，在与沟道区103中的晶格中的一个或多个原子碰撞之后，穿过浮栅介电层108并被俘获在浮栅110中。浮栅110上的负电荷量的增加使得浮栅晶体管100的门限电压更高，即如以下讨论地需要更高的控制栅和源极之间的电压来开启。
[0044]图3示出了电子在其中从浮栅110隧穿到漏极106的擦除操作期间的图1的结构。为了擦除浮栅晶体管100，源极端116浮空(即与任何其他电压源隔离，从而充当开路)，将电压源VCG应用于控制栅极端118，并将电压源VD应用于漏极端116，从而获得预定大小的电压差。所应用的电压使得控制栅不吸引电子，而是使漏极吸引电子。在此示例中，选择了以下值:Vs =开路、VCG = 0V和VD = 12V。然而，本领域的普通技术人员将知道，还可以选择其他电压，以实施擦除操作。通常，将上升电压(通常大于5V)应用于漏极端116。
[0045]这个布置致使在浮栅110上存储的电子通过隧穿穿透浮栅电介质108，从而降低浮栅110上的负电荷量，其反过来使得浮栅晶体管100的门限电压变低，即如下文中讨论地能够在较低的控制栅与源极之间的电压下开启。
[0046]图4示出了用于在如图1-3中示出的浮栅FET 100的示例电流电压特性400。纵轴表示在应用于控制栅极端118的给定电压VCG下，在源极电压Vs和漏极电压VD之间存在差值的情况下的源极104和漏极106之间流动的源极-漏极电流ISD。曲线402表示的是，其中在浮栅上具有存储的电荷(即，浮栅FET已被编程)时的浮栅FET 100的电流-电压特性，而曲线404表示的是，其中已将电荷从浮栅去除(S卩，浮栅FET已被擦除)时的浮栅FET 100的电流-电压特征。
[0047]通过测量源极-漏极电流ISD可确定浮栅110的电荷状态。从而可使用两个电荷状态来表示逻辑状态0和1。两个有代表性的电流406和408分别对应逻辑0和逻辑1。按照规律，在浮栅110上存储的电荷屏蔽了应用于控制栅的电压L，并因此造成了，与当已经擦除浮栅110时流过的电流^相比，更小的电流I。在源极和漏极之间流过。类似地，可通过在开路配置中测量源极-漏极电压差(VS-VD)来确定浮栅110的电荷状态。
[0048]在到目前为止讨论的示例中，具有两个电荷状态，两个电荷状态分别表示对应于浮栅110带电或不带电的逻辑0和逻辑1。为了简化说明选择了这些示例。如本领域的普通技术人员所知道的，使用能包含多个电荷状态的设备的更普通的逻辑状态是可能的。
[0049]图5示出了用于确定存储器单元502的电荷状态的示例电路500，存储器单元502包括浮栅FET，浮栅FET分别具有源极接触点504、漏极接触点506和控制栅接触点508。电路包括存储器单元502、电压/电流参考510和比较器512。参考源510向比较器512提供已知电流514或已知电压Vraf 516。比较器512的作用是将源极-漏极电流ISD 518或源极-漏极电压VSD 520与对应的参考电压514或电流516进行比较。参考被选择位于两个所要测量的值之间。例如，如果要测量电流，则将参考电流Iraf选择为I，其中，如图4中所示，两个电流I。和I 别表示两个逻辑状态0和1并分别对应于浮栅带电(被编程)或不带电(被擦除)。比较器的结果522确定电压或电流大于参考还是小于参考。
[0050]如上所述的确定存储器单元的状态的动作被称为读取操作。通常，与用于编程和擦除存储器单元的那些电压和电流相比，涉及到读取存储器单元的电压和电流的在幅度上要小很多，以便避免在读取操作期间增加或去除在浮栅上的电荷。尽管与编程操作期间相比，读取操作期间的电压小很多，但是仍然可能的是一些电子获取足够的能量而通过浮栅电介质108注入并进入浮栅110(见图1)。这种不期望的电荷注入提高了浮栅晶体管100的门限电压，并经过一定数量的读取操作，这个过程可注入足够的电荷以改变存储器单元的状态。有时候该效应被称为读取干扰错误。
[0051]闪存设备通常包含存储器单元阵列。图6中示出了存储器单元阵列600的示例。在此示例中，阵列中的浮栅晶体管是互联的，从而使它们的控制栅(例如，601a、601b、601c等)形成公共节点。该公共节点被称为字线。将字线的示例在图6中示出为横线602、604和 606。
[0052]每个字线被字线驱动电路驱动，驱动电路对控制栅应用电压，该电压具有取决于以下项的幅度:是否已经涉及到这些存储器单元；以及是否将要实施擦除、编程或读取操作。闪存阵列通常包含许多字线。
[0053]类似地，在闪存阵列中，常见的是阵列中的浮栅晶体管的一部分是互联的，从而使它们的漏极(例如，607a、607b、607c等)形成公共节点。该公共节点被称为位线。将位线的示例在图6中示出为纵线608、610和612。
[0054]位线驱动电路可对位线应用电压，该电压具有取决于以下项的幅度:是否已经涉及到被连接至位线的存储器单元；以及是否将要实施擦除、编程或读取操作。闪存阵列通常包含许多位线。
[0055]与上述读取干扰错误相似，阵列中的存储器单元还遭受字线和位线干扰错误。字线和位线干扰错误彼此相似，其原因在于，出现在闪存单元的各端(即浮栅晶体管的各端)之间的电压，致使电子隧穿到浮栅之外，并通常进入漏极。该数据恶化现象出现在未被选择、但却与已经被选择为用于擦除操作的一个或多个存储器单元共享字线和/或位线的存储器单元中。通常，必须使用许多刷新操作来纠正这种错误。
[0056]可如下地读取存储器阵列600中的单元状态。例如，为了读取单元614的状态，对字线602应用大的正电压(例如，4.8V)，已向单元614的栅极601d提供电压。然后，可对位线616应用地电压(0V)，且可对位线618应用漏极电压(例如，1.2V)。然后通过将流过位线618中的电流与参考相比较来确定单元614的状态。可在除了 614之外的、被连接至字线602和位线616和618的单元内引发位线和字线干扰错误。
[0057]如参考图5所讨论的，通过将存储器单元的源极-漏极电流或电压与参考进行比较来读取存储器单元(例如，阵列600中的614)。参考电压或电流源于较小的参考阵列结构或取决于技术和设计倾向的固定电压或电流源，其中，可用存储器单元构造较小的参考阵列结构。每种读取类型的操作可由覆盖存储器单元的不同电场定义，并具有用于细调目的的其自身的参考源。
[0058]图7表示用于根据实施方式确定存储器阵列的元件的状态的示例系统配置700。系统700包含存储器阵列702、参考阵列704和比较器706。来自存储器阵列的位线中的一条位线708向比较器706提供电流或电压。参考阵列的输出中的一个输出710向比较器706提供参考电流或电压。如参考图5讨论的，可由比较器的结果712确定所选择存储器单元(例如，图6中的单元614)的状态。
[0059]图8示出传统系统800的示例，该系统包含参考阵列802、比较器804和存储器单元806，存储器单元806被连接至位线808和810。在此示例中，位线808被连接至比较器804，以便通过与由参考阵列802提供的参考电流或电压进行比较，确定存储器单元806的状态。参考阵列结构中的参考源被用于不同类型的读取操作，并通常在设计阶段中被分配以固定位置。参考阵列802示出了由参考单元的行和列组成的结构，来自该结构的一些单元在读取操作期间被用作电压或电流参考。因为在设计阶段固定了用于每个读取类型操作的这些参考，所以它们中的每一个都具有预先分配的x[i]和Y[j]解码坐标。每次选择特定操作时，如在以下示例中描述地，将选择相同参考单元。
[0060]示出了用于若干操作模式的参考单元选择。在此示例中，对于第一操作模式(模式1)，通过应用控制信号X[