使用选择器器件保持特性的非易失性存储器器件感测方法
【专利说明】使用选择器器件保持特性的非易失性存储器器件感测方法
[0001]相关申请的交叉引用
[0002]本申请主张于2015年6月5日提交的题为“使用选择器器件保持特性的电阻型存储器器件的感测方法”的美国临时专利申请N0.62/171，728的优先权，以及于2014年7月7日提交的题为“场辅助超线性阈值法(Field Assisted Super linear Threshold) ”的美国临时专利申请N0.62/012，660的优先权，并且出于所有目的，该两案全部内容以引用的方式并入本申请中。
技术领域
[0003]本发明总体上涉及电子存储器，例如，本发明描述了使用电阻型存储器的选择器器件的保持特性的非易失性电阻型存储器的感测方法。
【背景技术】
[0004]双端存储器是近来集成电路技术领域中的一个创新。双端存储器技术是相对于栅极控制存储器而言的。在栅极控制存储器中，两个端子之间的导电性通过第三端子调控，该第三端子被称为栅极端子(gate terminal)。双端存储器器件在结构和功能上与三端子器件不同。例如，一些双端器件可以被构造成在一对导电触点之间，不同于具有与一组导电端子相邻的第三端子。不同于通过施加给第三端子的刺激来操作，该双端存储器件可以通过在一对导电触点的一个或在两个导电触点上施加刺激来控制。本发明的发明者还了解许多双端存储技术，例如，相变存储器、磁阻存储器等等。
[0005]—种具有优良的物理特性的双端存储器是电阻型存储器。然而，许多电阻型存储技术还处于研发阶段，本发明的受让人展示了许多电阻型存储器的技术概念，并且这些技术概念仍然处于证实或证伪相关理论的一个或多个阶段。即便如此，电阻型存储器技术具有本质上优于与之相竞争的半导体电子工业中的其它技术的前景。
[0006]随着电阻型存储器技术的模型被测试并得到测试结果，这些测试结果被大胆地推广到由电阻型存储器代替传统存储器的存储器器件中。例如，本发明的受让人进行了与包括电阻型存储器代替互补金属氧化物半导体(CMOS)或NOR存储器的存储器阵列的软件模型相关的研究。软件项目建议双端阵列可以为电子器件带来显著的好处。这些好处包括减少的功率消耗，更高的存储密度，改进的技术结点或提高的性能等等。鉴于以上所述，发明人致力于发现双端存储器可以为电子器件带来实际的好处的发明。
【发明内容】
[0007]以下给出本说明书的简要概述来提供本发明一些方面的基本理解。本
【发明内容】
并不是对于本说明书的广泛综述。既不是为了说明本发明的关键或重要元素，也不是为了列出本说明书任何特定实施例的范围和任何权利要求的范围。其目的是为了以简要形式给出本发明的一些概念来作为将要给出的详细说明的前序。
[0008]在各个实施例中，本发明提供一种对于非易失性电阻型存储器进行感测来实现高的感测范围的方法。该感测方法可以放大在易失性存储器内的选择器器件的电流电压(1-V)特性。例如，在一个或多个实施例中，该感测方法可以包括使用激活电压来激活该选择器器件，然后将该激活电压降低到一个保持电压，在该保持电压下该选择器器件使断态存储单元失活，但是仍使通态存储单元保持活性。因此，可以利用该选择器器件的极高的通断比(on-offrat1)特性来感测电阻型存储器，从而提供以前对于非易失性存储器无法实现的感测范围。
[0009]—种对于在与易失性选择器件电串联的非易失性存储器中的数据的感测方法，包括:在该非易失性存储器的第一电极与第二电极之间施加第一电压，该第一电压的量值大于该易失性选择器件的激活量值，从而将该易失性选择器件从高选择电阻切换到低选择电阻；在该第一电极与该第二电极之间施加第二电压，该第二电压具有第二量值，该第二量值小于该易失性选择器件的激活量值；以及响应于该非易失性存储器来确定由该非易失性存储器存储的数据值。
[0010]在另一个实施例中，提供一种对于一晶体管多电阻器(lTnR)阵列的读取方法。该方法包括对lTnR存储单元阵列的非目标位线施加干扰抑制电压，以及对该lTnR存储单元阵列的非目标字线施加第二干扰抑制电压。另外，该方法可以包括在该lTnR电阻型存储单元阵列的目标位线与目标字线之间施加激活电压，该目标位线和目标字线分别连接到目标存储单元。除以上内容以外，该方法可以包括在该目标位线与该目标字线之间施加保持电压，该保持电压的量值小于激活电压，以及响应于施加该保持电压来测量通过该目标存储单元的读取电流值。
[0011]以下描述和附图将阐述本发明的某些方面。但是，这些方面仅用来指示可以应用本发明原理的多种方式中的一些方式。从结合附图做出的以下详细描述中，本发明的其他优势和新颖特征会变得一目了然。
【附图说明】
[0012]参照附图对本发明的各个方面和特点进行了描述，其中，在整个说明书中类似的附图标记用于指代类似的元件。在本说明书中详细地描述许多具体的细节是为了提供对本发明的全面理解。然而，应当理解，本发明特定的方向可以在没有这些细节的情况下，或者可以与其它的方法、部件、材料等相结合来实施。在其他例子中，公知的结构和器件以方块图示出以便于描述本发明。
[0013]图1是描绘了根据一个或多个所公开实施例的实例存储单元阵列和目标感测操作的示意图；
[0014]图2示出了另一个实施例中的所公开的感测操作的实例感测信号的示意图；
[0015]图3示出了根据多个实施例的包括选择器器件的实例非易失性电阻型存储单元的方块图；
[0016]图4描绘了包括选择器器件的非易失性电阻型存储器的实例1-V响应的示意图；
[0017]图5示出了在一个或多个实施例中的示例性的与非易失性电阻型存储器结合的选择器的实例保持特性的示意图；
[0018]图6描绘了在另外的实施例中使用选择器器件保持特性感测存储单元的示例性方法的流程图；
[0019]图7描绘了根据额外实施例的感测lTnR存储单元阵列的实例方法的流程图；
[0020]图8是示出根据其他实施例的感测lTnR存储单元阵列时增强感测容限(sensingmargin)的实例方法的流程图；
[0021]图9描绘了根据所公开的实施例的存储器器件的实例操作和控制环境的方块图；
[0022]图10示出了能够与其他各个实施例结合的示例性操作环境的方块图。
【具体实施方式】
[0023]本发明的实施例涉及对包括选择器器件的双端存储器件的改进的感测方法。所公开的感测技术可以放大在该双端选择器器件内的选择器器件的特性以完成上述改进的感测方法。例如，可以实现大大改进的感测容限。同时，改进的感测容限可以缓解漏电流对交叉点阵列的影响，有利于实现更大或更高密度的存储器阵列，更大的操作带宽(例如，同时读取或写入更大数量的存储单元的能力)，以及其他益处。
[0024]如在本文中所实施，选择器器件可以是与非易失性存储单元电串联的易失性开关组件。此外，该选择器器件通常具有大的通态电流(例如，当选择器器件具有低电阻时)与断态电流(例如，当选择器器件具有高电阻时)之比。该通态电流与断态电流之比在本文中也被称为通/断电流比。作为一个说明性实例，该选择器器件可以是本发明申请的当前受让人开发的FAST?选择器，尽管其它选择器器件(例如，Ovonic开关、金属绝缘体相变(MIT)，Μ0ΤΤ绝缘体等)可以与一个或多个实施例等结合使用。
[0025]在另外的实施例中，可以通过使用激活电压激活目标存储单元来实现改进的感测方法，该激活电压具有足以使得目标存储单元的选择器器件进入低选择器电阻状态的量值。在激活期之后，施加保持电压，其量值小于激活电压的量值。另外，该保持电压可以被选择为响应于非易失性存储器器件处于高存储器电阻状态而使得该选择器器件进入高选择器电阻状态，并且响应于非易失性存储器器件处于低存储器电阻状态而使得该选择器器件仍保持在低选择器电阻状态。因此，在该保持电压处，该目标存储单元的通/断电流比通过该选择器器件驱动而不是通过非易失性存储器器件来驱动。因为该选择器器件可以具有比非易失性存储器器件大得多的通/断电流比，在该保持电压处的感测促成了对目标存储单元的改进的感测容限。
[0026]以下将更详细但简要地描述了感测操作和改进的感测容限:响应于该激活电压和该选择器器件处于低选择器电阻状态，通过该目标存储单元的非易失性存储器器件的存储器电阻来确定通过目标存储单元的电流。例如，响应于该非易失性存储器件具有低存储器电阻，在该目标存储单元处的电流将是相对较高量级的电流，并且，响应于该非易失性存储器器件具有高存储电阻，在该目标存储单元处的电流将是相对较低量值的电流。感测容限(sensing margin)通常由目标单元的通/断电流比决定(至少在单个存储单元的层次上)，并且非易失性存储器件通常具有约10E3至约10E6的通/断电流比。因此，当该非易失性存储器件确定该目标单元的通/断电流比时，感测容限受限于该10E3至10E6的比率。然而，相反，当该激活电压被减小到该保持电压时，选择器器件可以决定目标单元的通/断电流比。另外，该选择器器件可以具有约10E9至约10E12范围内的通/断电流比，相对于非易失性存储器器件决定目标单元的通/断电流比时，实现大得多的感测容限。
[0027]本发明涉及存储单元阵列的改进的感测方法，其中，该阵列的各个存储单元包括选择器器件和双端存储器件。更加全面地参照所公开的实施例，双端存储单元可以包括电阻技术，例如电阻型开关双端存储单元。如在本文中所应用，电阻型开关双端存储单元(也被称为电阻型开关存储单元或电阻型开关存储器)包括电路组件，该电路组件具有一对导电触点和导电触点之间的活化区域。在电阻型开关存储器的背景下，该双端存储器器件的活化区域表现出多个稳定或半稳定的电阻状态，每个电阻状态具有独特的电阻。并且，可以响应于施加到该等导电触点处的适宜的电信号来形成或激活该多个状态的各个状态。这些电信号可以被选择为具有适宜的特性，例如，电压值或电流值、电压或电流的极性、场强、场极性等，或者它们的合适的组合。电阻型开关双端存储器器件的实例可以包括(但并非详尽的)电阻型随机存取存储器(RRAM)、相变RAM(PCRAM)和磁性RAM(MRAM)。
[0028]除了以上所述，本发明的实施例提供了一种能够与非易失性双端存储器器件集成的易失性选择器器件。该选择器器件和非易失性存储器器件可以具有不同的取向，但是通常被构造为电串联。在多个实施例中，该易失性选择器器件或非易失性存储单元可以是基于导电丝的器件。基于导电丝的器件的一个实例可以包括:导电层，例如，金属、含有掺杂P型(或η型)硅(Si)的层(例如，p型或η型多晶硅或p型或η型多晶SiGe等)、电阻开关层(RSL)和能够被离子化的活性金属层。在适宜的条件下，该活性金属层可以向该RSL提供形成导电丝的离子。在此类实施例中，导电丝(例如，由离子形成的导电丝)可以实现通过RSL的至少一个子集的导电性，并且基于导电丝的电阻可以被确定，例如，通过导电丝与导电层之间的隧穿电阻来确定。
[0029]在本发明的存储单元的各个实施例中，含有p型或η型Si的层可以包括p型或η型多晶、ρ型或η型多晶SiGe等。RSL(在相关技术领域中其也被称为电阻型开关介质(RSM))可以包括，例如，未掺杂非晶硅层、具有本征特性的半导体层、Si低价氧化物层(例如，S1x，其中X的值在0.1到2之间)等等。适宜于RSL的材料的其他实例可以包括SixGeY0z(其中，X、Y和Z表示各个适宜的正值)、硅氧化物(例如，S1N，其中N是适宜的正值)，非晶Si(a-Si)、非晶SiGe (a_SiGe)、TaOB (其中B是适宜的正值)、HfOc (其中，C是适宜的正值)、T1D(其中，D为适宜的值)、A120E(其中，E是适宜的正值)等等，或者它们的适宜的组合。
[0030]在一