些实施例中，被用作非易失性存储器件的一部分的RSL可以包括在该RSL内部的若干个材料孔隙或缺陷以捕获粒子(至少在低压处)。这些被捕获的粒子可以在没有外部刺激(例如，电源)的情况下使非易失性存储器器件保持在低电阻状态，从而实现非易失性操作。在其他实施例中，易失性选择器器件采用的RSL可以具有非常少的材料孔隙或缺陷。因此，该选择器器件具有较小或没有能力去捕获粒子。因此，该选择器器件可以响应于适宜的外部刺激而形成导电丝，并且在没有外部刺激的情况下，导电丝粒子在RSL内部或外部自由扩散和漂移，从而使导电丝变形。注意，该选择器器件的RSL和导电丝可以具有与非易失性存储器器件的导电丝和RSL不同的电学特性。例如，该选择器器件的RSL可以具有更尚的材料电阻，并且可以具有更尚的通/断电流比等等。
[0031]基于导电丝的存储单元的活性金属层可以包含:银(Ag)、金(Au)、钛(Ti)、氮化钛(TiN)或其它适宜的钛化合物、镍(Ni)、Cu(铜)、铝(A1)、络(Cr)、钽(Ta)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、钴(Co)、铂(Pt)、铪(Hf)和钯(Pd)等等。在本发明的一些方面，其他适宜的导电材料和前述或相似材料的化合物、合金或组合可以被用作活性金属层。本发明实施例的与前述实例类似的一些细节可以在以下授权给本专利申请的发明人的美国专利申请中找到:于2007年10月19日提交的申请序列号11/875，541、于2009年10月8日提交的申请序列号12/575,921 ;以及以下转让给本专利申请受让人的美国专利申请:于2014年12月31日提交的申请序列号14/588，185。出于所述目的，前述专利申请中的每一个通过引用的方式被全文并入本文中。
[0032]导电丝选择器器件可以在没有适宜的外部刺激的情况下表现出第一状态(例如，第一电阻或其它适宜的可测量特性)。该刺激可以具有一定的阈值或阈值范围，使得当施加该刺激时诱导该导电丝选择器器件从第一状态变化为第二状态。响应于该刺激下降到阈值(或阈值范围)以下，该导电丝选择器器件回到第一状态。在一些所公开的实施例中，基于导电丝的选择器设备可以以双极的方式操作，响应于不同的极性(或方向、能量流、能量源朝向等)的外部刺激而行为不同。如示例性的实例所示，响应于第一极性刺激超过第一阈值电压(或一系列电压)，该导电丝选择器器件可以从第一状态变为第二状态。另外，响应于第二极性刺激超过第二阈值电压(或多个电压)，该导电丝选择器器件可以从第一状态变为第三状态。在一些实施例中，该第三状态可以与第一状态大体相同，即具有相同或相近的可测量的区别特性(例如，导电性等等)，具有相同或相近的阈值刺激量值(尽管极性或方向相反)等等。在其他一些实施例中，该第三状态可以与第二状态不同，不论是在可测量特性方面(例如与正向极性相比，响应于与正向极性相反的反向极性的不同的导电性值)还是在与脱离第一状态的转换相关的阈值刺激方面(例如，与过渡到第三状态所需的负电压的量值相比，转换到第二状态需要不同量值的正电压)。
[0033]在一些实施例中，通过实例公开了基于导电丝的选择器器件可以响应于适宜的外部刺激形成穿过电阻相对较高部分的导电路径或导电丝。该外部刺激可以导致在活性金属层中的金属粒子在该导电丝选择器器件的RSL层中迀移(或在RSL层中离子化)。如上所述，该RSL可以被选择为对于易失性导电丝开关器件具有相对少的物理缺陷位点，使得在RSL中实现金属粒子相对好的移动性。因此，在相关的阈值刺激之下(或小于阈值的范围)，金属粒子可以在RSL内分散以防止形成穿过RSL的足够的导电路径通过RSL以至于降低与第一状态相关的高电阻。在该阈值之上，该外部刺激可以维持金属粒子充分地形成以提供导电路径，实现相对较低电阻的第二状态。在双极性的背景下，模拟机制可以控制第三状态的操作。
[0034]对于基于导电丝的非易失性存储单元而言，RSL可以被选择为其中具有足够多的物理缺陷位点，以在没有适宜的外部刺激的情况下捕获粒子，减少粒子移动性，例如漂移或扩散。响应于施加给存储单元的适宜的编程电压，形成穿过该RSL的导电路径或导电丝。具体地，在施加该编程偏置电压后，从活性金属层产生金属离子并且迀移到RSL层中。更具体地，金属离子移动到在RSL层的孔隙或缺陷位点中。在一些实施例中，在移除该偏置电压后，金属离子变为中性的粒子并且仍被捕获在RSL层的孔隙或缺陷中。当足够的粒子被捕获，就形成了导电丝。并且存储单元从相对高的电阻状态切换到相对低的电阻状态。更具体地，被捕获的金属粒子提供通过RSL层的导电路径或导电细丝，并且该电阻通常由穿过RSL层的隧穿电阻来确定。在一些电阻型开关器件中，可以实施擦除过程来使导电丝至少部分地变形，使得该存储单元从低电阻状态回到高电阻状态。更具体地，在施加擦除偏置电压后，在RSL的孔隙或缺陷中被捕获的金属粒子开始移动并且朝活性金属层迀移回来。在存储器的背景下，这种状态的改变可以与二进制位的各个状态相关。对于多个存储单元的阵列而言，存储单元的字、位、页、块等等可以被编程或擦除以表示二进制信息的0或1，并且通过保持这些状态不随着时间发生变化，有效地存储二进制信息。在各个实施例中，多级信息(例如多个位)可以被存储在此类存储单元中。
[0035]应当理解本文中的各个实施例可以使用具有不同物理特性的多种存储单元技术。例如，不同的电阻型开关存储单元技术可以具有不同的离散的可编程电阻、不同的相关的编程/擦除电压，以及其它不同的特性。例如，本发明的各个实施例可以使用双极开关器件，其表现出对于第一极性的电学信号的第一开关响应(例如，编程到一系列编程状态中的一个)以及对于具有第二极性的电信号的第二开关响应。例如，双极开关器件是相对于单极器件而言的，该单极器件响应于具有相同极性和不同量值的电信号表现出第一开关响应(例如，编程)和第二开关响应(例如，擦除)。
[0036]在本文中的各个方面和实施例中没有规定任何特定的存储单元技术或编程/擦除电压的情况下，正如本领域内的普通技术人员或在本文所提供的背景下所知道的那样，意图这些方面和实施例包括任何适宜的存储单元技术，并且适宜于这种技术的编程/擦除电压来操作。应当进一步进解，本领域普通技术人员知道，替代使用不同的存储单元技术需要对电路进行修改或者改变操作信号的水平。包括替代的存储单元技术或信号水平的变化的实施例被认为在本发明的范围内。
[0037]除了电阻型存储器以外，本发明的发明人还熟知其它非易失性双端存储器的结构。例如，铁电随机存取存储器(RAM)是一个实例。其它的实例包括磁阻RAM、有机RAM、相变RAM和导电桥RAM等等。双端存储技术具有不同的优点和缺点，并且在优点与缺点之间进行取舍是常见的。尽管电阻型开关存储技术在本文中所公开的许多个实施例中涉及，本领域的普通技术人员可以在所公开的其它一些实施例中使用其他的双端存储技术。
[0038]现在参照附图，图1示出根据各公开的实施例的双端存储单元108的示例交叉点阵列的示意图。图1的交叉点阵列为一个晶体管、多个电阻器(lTnR，其中η为适合的正数)的存储器阵列100。图中每根位线102和字线104通过单个位线晶体管102Α或字线晶体管104Α分别激活并且连接到多个存储单元。由于单个晶体管激活或失活多个存储单元108，lTnR阵列100在lTnR阵列100的位线102和字线104之间可能具有漏电流。为了说明起见，通过连接到单根位线102的每个存储单元108来观察施加到该位线102的信号，这可能导致与该位线102上的存储单元108连接的每根字线104上的漏电流。此外，该位线102与相邻位线102之间的电容耦合可能在该相邻位线上感应出电压，导致额外的漏电流穿过这些相邻位线上的存储单元。为了减少lTnR阵列100中的漏电流，每个存储单元108除了非易失性存储器件之外，还能够包括选择器器件，该选择器器件被配置为将漏电流抑制到非常小的量值(例如参见如下图3)。
[0039]可以根据各种电子布局方案来构建lTnR阵列100。在某些实施例中，位线102可以连接到第一数量η个存储单元，而字线104可以连接到第二数量m个存储单元，其中m也为适合的正数。在至少一个实施例中，n = m，而本发明公开内容不限于此并且在各实施例中η和m可以是不同的整数值。
[0040]lTnR阵列100示出与阵列操作相关的多个目标单元106。在lTnR阵列100中示出三个目标单元106，然而应理解可以选择其他数量的目标单元106用于阵列操作。位线A、B以及C为用于阵列操作所选择的位线，并且激活它们各自的位线晶体管102A。将适合的操作信号施加到所选择的位线A、B以及C，该操作信号可以包括读取信号、写入信号、擦除信号或类似信号。在某些实施例中，未被选择的位线102的子集(用与它们各自的位线晶体管102A相邻的抑制信号Iv所示出)可以具有用于阵列操作所施加的抑制信号。这可以对与所选择的位线A、B以及C之一紧邻的(或与所选择的位线A、B以及C之一相距小于正整数X根位线的)未被选择位线102实施。在一个或多个实施例中，可以选择抑制信号以通过所选择的位线A、B以及C减少在相邻位线上感应的电容耦合电压。
[0041]连接到目标单元106的字线104接地，产生与施加给目标单元106的操作信号相等的电压。操作信号电压导致穿过目标单元106的各电流通路，通过沿所选择的位线A、B以及C和接地字线104的虚线所示。抑制信号Iv可另外被施加到没有与目标单元106连接的字线104。这可以促成在未被选择位线102和未被选择字线104之间的低电压(例如随着来自相邻位线的电容耦合电压改变)，为lTnR阵列100降低阵列操作的功率消耗。
[0042]在各公开的实施例中，该阵列操作可以为感测操作。例如，阵列操作可以为改进的感测操作，对于存储器阵列(例如lTnR阵列100)中的存储单元108的读取操作提高感测容限。通过放大各存储单元108所采用的选择器器件的特性，可以至少部分地实现改进的感测容限。尽管在本说明书中关于单个目标存储单元经常描述感测信号，应理解的是，本公开的实施例可以用多个目标单元(例如目标单元106或存储器阵列的目标单元的其它子集)实现。
[0043]图2示出在一个或多个实施例中，对于图1的lTnR阵列100所公开的感测操作能够采用的实例感测信号200的示意图。感测信号200在二维坐标上示出，该二维坐标具有沿着纵轴的电压量值和沿着横轴的时间。电压量值分别绘制，对于施加到未选择的位线的信号，电压量值朝向纵轴的上端，并且对于施加到所选择的位线A、B以及C的信号，电压量值朝向纵轴的下端。
[0044]读取周期在横轴上的t = 0处开始，其中施加到未选择的位线的电压可以从0伏特增加到抑制电压Iv202。对于lTnR阵列100的存储单元，抑制电压202可以具有例如幅度、脉宽等的特征，选择这些量值用于减少或避免干扰误差。作为一个实例，可以选择抑制电压202的电压幅度，来减少lTnR阵列100的未被选择位线与所选择位线之间的电容耦合电压，然而一个本领域技术人员可以预测在本公开的范围内能够实现减少干扰误差的额外实例。在至少一个实施例中，可以从约1.2伏特到约1.6伏特的范围中选择抑制电压202，然而在本发明公开内容的范围中可以采用其它值或范围。在至少一个实施例中，一旦被启动，则读取周期期间可以维持抑制电压。
[0045]对于所选择的位线A、B以及C，在时间t = 0处，感测信号200可以在0伏特处开始。在一些实施例中，感测信号200可以包括施加到所选择位线的预充电电压204。在至少一个实施例中，预充电电压204的量值可以与抑制电压202的量值大致相同，然而本发明公开内容不限于该实施例。在这些实施例中，预充电电压204可以包括抑制电压202，换言之，在这些实施例中，预充电电压204可以促成抑制与所选择的位线A、B以及C连接的单元中的状态变化。
[0046]可以将预充电电压204保持一段适合的预充电时段。在特定实施例中，可以将该预充电时段选择为具有从