限，然本公开详细说明的一实施例仅以电容式触控面板为例。显示面板710及触控面板720可为整合式触控显示面板(In Cell Touch Panel)，但不以整合式触控显示面板为限，亦可为显示面板710与触控面板720的组合。扫描驱动器400用以依序输出扫描信号G(l)?G(N)至显示面板710，扫描驱动器可以是贴合于基板上的驱动晶片(未绘示)，亦可以是整合基板上的移位暂存器(Gate on Array, GOA)，不以此为限。时序控制器300可以输出信号如时脉信号CK及触控致能信号TP-ΕΝ用以驱动控制触控驱动器500及扫描驱动器400的作动，其中所述的触控致能信号TP_EN可以是受到触控而致能的信号、暂停显示输出的信号、启动触控扫描的信号、或任一外部信号，且触控致能信号TP_ΕΝ亦可以是由触控驱动器500间接或直接提供给扫描驱动器400。
[0046]请参考图3，图3是依照本发明的一实施例绘示的移位暂存器的其中一级移位暂存电路100。第Ν级移位暂存电路100具有驱动单元110、上拉单元120、下拉单元130、下拉控制单元140、及放电单元150。驱动单元110包含晶体管111、上拉单元120包含晶体管121、下拉单元130包含晶体管131、下拉控制单元140包含晶体管141、晶体管142、及晶体管143、放电单元150包含晶体管151，本文所述的晶体管具有第一端、第二端、及栅极端，以下不再重复赘述。
[0047]驱动单元110根据时脉信号CK以输出扫描信号G(n)。驱动单元110的晶体管111的第一端用以接收时脉信号CK，晶体管111的栅极端电连接至驱动节点Q，晶体管111的第二端电连接至输出端G用以依据时脉信号CK输出扫描信号G(n)。驱动单元110还可包括电容115电连接于晶体管111的第二端及晶体管111的栅极端之间。
[0048]上拉单元120根据前级扫描信号G(n-l)或后级扫描信号G (n+1)以输出驱动电压Q(n)至驱动节点Q。上拉单元120的晶体管121的第一端电连接至晶体管121的栅极端用以接收前级扫描信号可例如是G(n-l)，晶体管121的第二端电连接至驱动节点Q ;上拉单元120还可以有另一实施方式，上拉单元120的晶体管121的第一端可耦接至定电压源VGH，其中定电压源VGH可以是具有高电压位准的定电压源，晶体管121的栅极端用以接收前级扫描信号可例如是扫描信号G(n-l)，晶体管121的第二端电连接至驱动节点Q。
[0049]下拉单元130根据反相且下降缘提早于时脉信号CK的控制信号BC2以下拉输出端G的扫描信号G(n)。下拉单元130的晶体管131的第一端电连接至输出端G，晶体管131的栅极端用以接收反相于控制信号BC1的控制信号BC2，晶体管131的第二端电连接至定电压源VSS，其中定电压源VSS可以是具有低电压位准的定电压源，时脉信号CK与控制信号BC2互为反相(complement)的周期信号(per1dic signal)，时脉信号CK与控制信号BC2的波形分别具有上升缘及下降缘(falling edge)，且控制信号BC2的下降缘早于时脉信号CK的下降缘，亦即控制信号BC2的工作周期(duty cycle)小于时脉信号CK。
[0050]下拉控制单元140根据驱动电压Q(n)以决定是否下拉驱动节点Q及输出端G的电压位准。下拉控制单元140中晶体管141的第一端电连接至电容145用以接收时脉信号CK，晶体管141的栅极端电连接至驱动节点Q，晶体管141的第二端电连接至电压源VSS ;电容145可将接收到的时脉信号CK的电位存在电容145使得节点P为具有高电压位准，并根据驱动节点Q的电压位准决定是否下拉节点P的电压位准，当驱动节点Q位于高电压位准，晶体管141会被导通以下拉节点P的电压位准，当驱动节点Q位于低电压位准，晶体管141为截止状态而晶体管142及晶体管143被导通用以下拉驱动节点Q及输出端G的电位，并减少漏电流；晶体管142的第一端电连接至驱动节点Q，晶体管142的栅极端电连接至晶体管141的第一端，晶体管142的第二端电连接至电压源VSS ;及晶体管143的第一端电连接至输出端G，晶体管143的栅极端电连接至晶体管141的第一端，晶体管143的第二端电连接至电压源VSS。放电单元150的晶体管151的第一端用以接收控制信号BC1，晶体管151的栅极端电连接至输出端G，晶体管151的第二端耦接至驱动节点Q，其中控制信号BC1与控制信号BC2互为反相且互补的周期信号，亦及时脉信号CK与控制信号BC1为同相。
[0051]然而，驱动单元110、上拉单元120、下拉单元130及下拉控制单元140除了上述连接方式之外，显示装置领域的显示扫描器的移位暂存器还包括有多种实施方式，本说明书仅举出一种实施方式为例，然而若有晶体管的连接方式结合本发明所提出的驱动波形可以实现上述单元功能的电路均可涵盖本发明的保护范围，并不以此为限。
[0052]图4是依照本发明的实施例图3所绘示的移位暂存电路100的波形示意图。如图所示，时脉信号CK、时脉信号XCK、控制信号BC1与控制信号BC2均为周期信号，时脉信号CK与时脉信号XCK为反相且互补的信号，且控制信号BC1与控制信号BC2也为反相且互补的信号，时脉信号CK与控制信号BC1为同相信号，但时脉信号CK的下降缘晚于控制信号BC1的下降缘，亦即控制信号BC2的工作周期小于时脉信号CK，然而当控制信号BC1的下降缘发生后时脉信号CK的下降缘会接着发生，也就是说两信号的下降缘仅仅间隔很短的时段T4，且时段T3远大于时段T4，所述的周期信号于一个画面周期内反复具有高电压位准及低电压位准的波形。
[0053]以下将搭配图3及图4 一起说明移位暂存电路100的作动方式。现有技术中所述的用来下拉移位暂存电路100的输出端G的驱动晶体管可以是驱动单元110的晶体管111，为了避免驱动晶体管持续受到偏压作用以导致驱动晶体管的临界电压发生漂移使得无法将输出端G下拉至正确的电压位准，本发明的一实施例提出使用下拉单元130的晶体管131配合控制信号BC2以提前将输出端G下拉至正确的电压位准的技术手段。
[0054]请参考图4，于时段T1中，反相于时脉信号CK的时脉信号XCK及控制信号BC2为致能状态，时脉信号CK及控制信号BC1为禁能状态。因此第n-Ι级移位暂存电路100的扫描信号G(n-l)为致能状态，扫描信号G(n-l)被输出至第n_l条扫描线以驱动显示面板710。上拉单元110根据扫描信号G(n-l)以抬升驱动节点Q的驱动电压Q(η)，同时下拉控制单元140的晶体管141被导通以使存在电容145的电荷通过晶体管141而被释放，此时晶体管141的第一端的节点Ρ的状态为低电压位准，而晶体管142及晶体管143为截止状态；控制信号BC2此时位于高电压位准状态，因此下拉单元130的晶体管131被导通用以释放输出端G的电荷以下拉扫描信号G(n)的电压至低电压位准。驱动单元110的晶体管111因电连接至驱动节点Q因此被导通以使输出端G的电荷也可通过晶体管111从而被释放。此时，第η级移位暂存电路100的主要功能为释放输出端G的电荷同时对驱动节点Q进行充电。
[0055]于时段Τ2中，时序控制器300禁能输出控制扫描驱动器的信号例如时脉信号CK及控制信号BC1、BC2 ;同时触控致能信号TP-ΕΝ被致能用以驱动触控驱动器500执行触控扫描，亦即时段Τ2为触控显示装置1000的显示暂停期间。此时扫描驱动器400内的移位暂存电路100均暂停作动，移位暂存器因此被禁能而暂停输出第η级的扫描信号G (η)，且由于时脉信号CK等外部信号均被禁能使得驱动节点Q的驱动电压Q (η)此时位于浮接状态，导致第η级移位暂存电路100与第η级前后几级的移位暂存电路100的驱动节点Q的驱动电压Q(n-l)、驱动电压Q(n)、驱动电压Q(n+1)等也会随着时间漏电。
[0056]于时段T3中，触控致能信号TP-ΕΝ被禁能停止触控扫描，并重新致能时脉信号CK及控制信号BC1，以恢复显示扫描。时脉信号CK及控制信号BC1为致能状态，驱动单元110的晶体管111被驱动节点Q的高电压位准导通以使时脉信号CK通过晶体管111，因此晶体管111的第二端连接至输出端G会开始输出扫描信号G (η);上拉单元120的晶体管121还可持续对驱动节点Q充电，以使驱动节点Q维持或处于高电压位准，同时放电单元150的晶体管151亦被扫描信号G(n)导通使得驱动节点Q也可以通过晶体管151对驱动节点Q持续进行充电。由于晶体管141被导通以使节点P的状态持续维持低电压位准，晶体管142及晶体管143为截止状态。此时，第η级移位暂存电路100的主要功能为持续对驱动节点Q充电以维持驱动节点Q的电压位准并输出扫描信号G(η)。
[0057]于时段Τ4中，时脉信号CK仍维持致能状态但控制信号BC1此时已转为禁能状态，由于放电单元150的晶体管151的栅极端连接到输出端G因此晶体管151被扫描信号G (η)导通，使得晶体管151将驱动节点Q的电荷通过晶体管151释放至低电压位准。此时，第η级移位暂存电路100的主要功能为释放驱动节点Q的电荷以下拉驱动节点Q的电压位准并利用驱动节点Q的残余