WL01810的两页，WL11820的下页以及WL21830的下页(i)。通过读回WL2的下页⑴的数据，可以确定下页⑴上的单元遭受解陷俘。这可以对应于图5的方框514和516的读取数据并且分析数据的步骤。尤其是，从WL21830的下页(i)读回数据可以指示电压分布1812的一部分下降到低于阈值电压1850。当将随后的数据写到WL31840上的下页和WL11820上的上页时，可以引入刻意的ICI，以补偿解陷俘。
[0097]图19描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。图19描述了对应于图18的字线的字线:WL01910，WL11920，WL21930和WL31940。如上关于图18描述的，WL21820的下页(i)已经被确定为遭受解陷俘。图19相应地示出了用于刻意的ICI的第一时机:通过编程WL11920上的上页(i+1)以补偿WL21930的下页⑴的解陷俘。然而，为避免引起不希望的错误，可以说明(1-2) 1950的电压分布。例如，当写入WL11920上的上页(i+1)时，可以考虑WL11920的下页(1-2)的电压分布，从而如果(i_2)具有的值为“1”，则值“0”可以被编程，而如果(1-2)具有的值为“0”，则值“1”可以被编程。因此，写入WL1上的上页(i+1)可以增加WL21920上的下页⑴的电压，导致电压分布1960。
[0098]图20描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。图20描述了对应于图18和19的字线的字线:WL02010, WL12020，WL22030和WL32040。在该情况下，图20示出了用于刻意的ICI的第二时机:通过编程WL3上的下页(i+2)来补偿WL2的下页(i)的解陷俘。待写入的数据可以被编码，从而使WL3上的下页(i+2)被编程到更高的电压分布(例如，“0”)。因此，可以增加WL2的下页⑴的阈值电压分布2050。
[0099]图21描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。图21描述了对应于图18-20的字线的字线:WL02110，WL12120，WL22130和WL32140。在该情况下，图21示出了存储器单元在WL22130的上页(i+3)上的电压分布由于发生快速解陷俘而移动。因此，上页(i+3)包含错误。
[0100]图22描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。图22描述了对应于图18-21的字线的字线:WL02210，WL12220，WL22230和WL32240。图22示出了在将数据写到WL3的上页(i+5)时实施刻意的ICI，以补偿WL2的上页(i+3)中的解陷俘，如上关于图21描述的。可以考虑被写入WL3的下页(i+2)的值而编码待写入WL3的空白页(i+5)的数据，从而如果下页(i+2)具有的值为“1”，则值“0”被编码，或者如果下页(i+2)具有的值为“0”，则值“1”被编码。因此，由于被刻意地编码到WL3的上页(i+5)中的ICI，可以增加WL2的上页(i+3)的阈值电压。
[0101]其它的实施例处于本发明的范围和精神内。例如，以上描述的功能可以利用软件、硬件、固件、硬连线或其任何组合而实现。根据指令操作的一个或多个计算机处理器可以实现与为根据本公开的NVM存储系统编码数据有关的功能，如上所描述的。如果情况是这样的话，处于本公开的范围内的是这些指令可以被存储在一个或多个非瞬变的处理器可读存储介质上(例如，磁盘或其它的存储介质)。此外，执行功能的模块也可以被物理定位在各种位置处，包括被分布成使部分功能在不同的物理位置处得以实现。
[0102]本公开不被限制于本文中描述的特定实施例的范围。事实上，根据前述的说明和附图，除了在本文中描述的那些之外，本公开的其它各种实施例和修改对于本领域技术人员而言将是显而易见的。因此，希望这些其它的实施例和修改落入本公开的范围之内。此夕卜，尽管已经在特定实施例的上下文中为了特定的目的在特定的环境下描述了本公开，但是本领域技术人员将意识到其有效性不局限于此，并且可以在许多环境下为了许多目的而有利地实施本公开。因此，下面提出的权利要求书应当被解释为如这里描述的本公开的全部宽度和精神。
【主权项】
1.一种编码数据以写入存储器的方法，包括: 将第一数据写入所述存储器； 从所述存储器读取所述第一数据； 分析所述第一读取数据，其中，所述分析包括确定所读取的数据是否包括错误； 基于所述第一数据的所述分析来编码第二数据，其中，当确定所读取的数据包括错误时，所述第二数据被编码，以被写入相邻于所述错误的位置；以及在所述位置处将所编码的第二数据写入所述存储器。2.根据权利要求1的方法，其中，所述存储器是非易失存储器存储系统。3.根据权利要求2的方法，其中，所述非易失存储器存储系统是固态驱动器。4.根据权利要求3的方法，其中，所述固态驱动器是三维快闪存储器。5.根据权利要求4的方法，其中，所述三维快闪存储器包括多个具有单级单元的字线。6.根据权利要求1的方法，其中，所述读取包括基于预定阈值从存储器读取所述第一数据。7.根据权利要求6的方法，其中，所述预定阈值是读取电压电平阈值。8.根据权利要求7的方法，其中，所述分析包括将基于所述预定阈值从存储器读取的所述第一数据与不同于存储在所述存储器中的所述第一数据的所述第一数据的副本相比较。9.根据权利要求8的方法，其中，所述分析包括基于所述比较来识别具有错误的存储器单元的错误位置，并且其中，所述第二数据将被写入的所述位置相邻于所述存储器单元的所述错误位置。10.根据权利要求9的方法，其中，所述第二数据将被写入的所述位置处于不同的字线中。11.根据权利要求1的方法，其中，所述读取包括基于多个预定阈值从存储器读取所述第一数据。12.根据权利要求11的方法，其中，所述分析包括将基于所述多个预定阈值中的第一预定阈值从所述存储器读取的所述第一数据和基于所述多个预定阈值中的第二预定阈值从所述存储器读取的所述第一数据相比较，所述第二预定阈值不同于所述第一预定阈值。13.根据权利要求12的方法，其中，所述分析包括基于所述比较识别具有错误的存储器单元的错误位置。14.根据权利要求4的方法，其中，所述三维快闪存储器包括具有多级单元的多个字线。15.根据权利要求14的方法，其中，所述第二数据将被写入的所述位置是在不同于包含所述第一数据的字线的第一相邻字线的上页和不同于包含所述第一数据的字线的第二相邻字线的下页中的一个中。16.根据权利要求1的方法，其中，所述编码由快闪存储器控制器执行。17.根据权利要求1的方法，其中，所述错误由解陷俘引起。18.根据权利要求1的方法，其中，所述第二数据在所述位置处被写入存储器，以引起与所述第一数据的单元间干扰。19.一种计算机程序产品，包括能够在计算机上执行的一系列指令，所述计算机程序产品执行为写入存储器而编码数据的过程；所述计算机程序实现步骤: 将第一数据写入所述存储器； 从所述存储器读取所述第一数据； 分析所读取的第一数据，其中，所述分析包括确定所读取的数据是否包括错误； 基于所述第一数据的所述分析来编码第二数据，其中，当确定所读取的数据包括错误时，所述第二数据被编码，以被写入相邻于所述错误的位置；以及在所述位置处将所编码的第二数据写入所述存储器。20.一种用于为写入存储器而编码数据的系统，所述系统包括: 写入模块，将第一数据写入所述存储器； 读取模块，从所述存储器读取所述第一数据； 分析模块，分析所读取的第一数据，其中，所述分析包括确定所读取的数据是否包括错误； 编码模块，基于所述第一数据的所述分析来编码第二数据，其中，当确定所读取的数据包括错误时，所述第二数据被编码，以被写入相邻于所述错误的位置；以及编码数据写入模块，在所述位置处将所编码的第二数据写入所述存储器。
【专利摘要】本发明涉及用于三维垂直快闪存储器的编码方案。公开了用于为非易失存储器存储系统编码数据的技术。在一个特定的实施例中，该技术可以被实现为一种方法，包括将第一数据写入存储器，从存储器读取第一数据，分析第一读取数据，从而使该分析包括确定所读取的数据是否包括错误，基于该第一数据的分析编码第二数据，从而当确定所读取的数据包括错误时，该第二数据被编码，以被写入相邻于该错误的位置，并且在该位置处将被编码的第二数据写入该存储器。
【IPC分类】G11C16/34, G11C16/08, G11C16/10
【公开号】CN105427887
【申请号】CN201510587707
【发明人】兹沃尼米尔·班迪奇, 金容俊, 罗伯特·马泰埃斯库, 宋承桓
【申请人】Hgst荷兰有限公司
【公开日】2016年3月23日
【申请日】2015年9月15日
【公告号】DE102015011991A1, US20160077912