码调制诸如为低密度奇偶校验(LDPC)码、博丝-乔杜里-霍昆格姆?ose-Chaudhur1-Hocquenghem，BCH)码、Turbo码、罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、格形编码调制(TCM)、块编码调制(BCM)等等。ECC单元138可以包括用于错误校正操作的所有电路、系统或器件。
[0048]NFC 142用作控制器130与存储器件150之间的存储器接口以允许控制器130响应于来自主机102的请求来控制存储器件150。当存储器件150是闪存存储器时，特别是当存储器件150是NAND闪存存储器时，NFC 142产生用于存储器件150的控制信号，并且在处理器134的控制下处理数据。
[0049]存储器144用作存储系统110和控制器130的工作存储器，储存用于驱动存储系统110和控制器130的数据。详细地，当控制器130响应于来自主机102的请求来控制存储器件150时，例如，当控制器130将从存储器件150读取的数据提供给主机102以及将从主机102提供的数据储存在存储器件150中时，为此，当控制器130控制存储器件150的操作(诸如读取、写入、编程和擦除操作)时，存储器144储存所需数据以允许由存储系统110执行这样的操作，即在控制器130与存储器件150之间执行所述操作。
[0050]存储器144可以实现为易失性存储器。例如，存储器144可以实现为静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。如上所述，存储器144储存所需数据以在主机102与存储器件150之间执行读取和写入操作。为了储存数据，存储器144包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等等。
[0051]处理器134控制存储系统110的一般操作，并且响应于来自主机102的写入请求或读取请求来控制存储器件150的写入操作或读取操作。处理器134驱动被称为闪存转换层(FTL)的固件来控制存储系统110的一般操作。处理器134可以实现为微处理器或中央处理单元(CPU)。
[0052]用于执行存储器件150的“坏管理”(例如坏块管理)的管理单元(未显示)被包括在处理器134中。管理单元查验包括在存储器件150中的多个存储块，找到那些坏块(不满足进一步使用条件)，以及执行坏块管理。当存储器件150是闪存存储器例如NAND闪存存储器时，可能在写入操作期间(例如在编程操作期间)由于NAND逻辑功能的特性而发生编程失败。“坏管理”即坏块管理意指将其中已经发生编程失败的存储块处理为坏的，并且将未能编程的数据编程在新存储块中。在下文中，将参考图2至图11对根据一个实施例的存储系统中的存储器件进行详细描述。
[0053]图2是说明图1所示的存储系统110中的存储器件150的图。
[0054]参考图2，存储器件150包括多个存储块，例如第零块(BLOCKO) 210、第一块(BLOCKl) 220、第二块(BL0CK2) 230 和第 N-1 块(BL0CKN-1) 240 0 每个块 210、220、230、240包括多个页，例如21女量的页(2mH)。虽然为了解释的方便起见描述了多个存储块中的每个包括21女量的页，但是应当注意的是，多个存储块中的每个可以包括M数量的页。每个页包括耦接至多个字线(WL)的多个存储单元。
[0055]而且，存储器件150可以包括根据在每个存储单元中可以存储或表达的位数量作为单电平单元(SLC)存储块和多电平单元(MLC)存储块的多个存储块。SLC存储块包括由每个能够储存I位数据的存储单元实现的多个页，并且可以具有高的数据计算性能和优秀的耐久性。MLC存储块包括由每个能够储存多位数据(例如两个或更多个位)的存储单元实现的多个页，并且可以具有大于SLC存储块的数据储存空间，即可以被高度地集成。包括由每个能够储存3位数据的存储单元实现的多个页的MLC存储块可以被定义为三电平单元(TLC)存储块。
[0056]每个存储块210、220、230、240在写入操作期间储存从图1的主机设备102提供的数据，在读取操作期间将储存的数据提供给主机102。
[0057]图3是说明根据本发明的实施例的存储器件中的存储块的电路图。
[0058]参考图3，存储器件300的存储块330可以包括分别电耦接至位线BLO至BLm-1的多个单元串340。每列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MCO至MCn-1可以串联电耦接在选择晶体管DST和SST之间。相应的存储区单元MCO至MCn-1可以由多电平单元(MLC)配置，每个多电平单元(MLC)储存多个位的数据信息。串340可以分别电耦接至对应的位线BLO至BLm-1。例如，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示公共源极线。
[0059]虽然作为一个例子图3显示了由NAND闪存存储单元配置的存储块330，但是应当注意的是，根据实施例的存储器件300的存储块330不局限于NAND闪存存储器，可以由NOR闪存存储器、组合了至少两种类型存储单元的混合闪存存储器、或控制器内置在存储芯片中的one-NAND闪存存储器实现。半导体器件的运行特性不仅可以应用至其中电荷储存层由导电浮栅配置的闪存存储器件，还可以应用至其中电荷储存层由电介质层配置的电荷撷取闪存(CTF)。
[0060]存储器件300的供电模块310可以提供根据操作模式要被供应给相应的字线的字线电压(例如编程电压、读取电压和过电压)和要被供应给块体(例如，形成存储单元的阱区)的电压。供电模块310可以在控制电路(未显示)的控制下执行电压发生操作。供电模块310可以产生多个可变的读取电压以产生多个读取数据，在控制电路的控制下选择存储单元阵列的一个存储块或一个扇区，选择选中存储块的一个字线，将字线电压提供给所述选中字线和未选中字线。
[0061]存储器件300的读/写电路320由控制电路控制，根据操作模式可以用作感测放大器或写入驱动器。例如，在验证/正常读取操作期间，读/写电路320可以用作用于从存储单元阵列读取数据的感测放大器。而且，在编程操作期间，读/写电路320可以用作根据储存在存储单元阵列中的数据来驱动位线的写入驱动器。读/写电路320可以在编程操作期间从缓冲器(未显示)接收要被写入到存储单元阵列中的数据，可以根据输入的数据来驱动字线。为此，读/写电路320可以分别包括分别与列(或位线)或列对(或位线对)相对应的多个页缓冲器322、324、326，多个锁存器(未显示)可以包括在每个页缓冲器322、324、326 中。
[0062]在下文，将参考图4至图11对根据一个实施例的存储系统中的存储器件150进行详细描述，此时存储器件实现为三维(3D)非易失性存储器件。
[0063]图4是说明图2所示的存储器件150的存储块的框图。
[0064]参考图4，存储器件150可以包括多个存储块BLKO至BLKN-1，每个存储块BLKO至BLKN-1可以实现为三维(3D)结构或垂直结构。例如，相应的存储块BLKO至BLKN-1可以包括沿第一至第三方向(例如，X-轴方向、Y-轴方向和Z-轴方向)延伸的结构。
[0065]相应的存储块BLKO至BLKN-1可以包括沿第二方向延伸的多个NAND串NS。多个NAND串NS可以被提供在第一方向和第三方向上。每个NAND串NS可以电耦接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL。即是，相应的存储块BLKO至BLKN-1可以电耦接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL。
[0066]图5是图4所示的多个存储块BLKO至BLKN-1的特定存储块的透视图。图6是从图5所示的存储块BLKi的线1-1’截取的剖面图。
[0067]参考图5和图6，存储器件150的多个存储块之中的特定存储块BLKi可以包括沿第一方向至第三方向延伸的结构。
[0068]提供衬底5111。衬底5111可以包括掺杂第一类型杂质的硅材料。例如，衬底5111可以包括掺杂P型杂质的硅材料或者可以是P型阱，例如口袋型(Pocket)P讲，以及包括围绕P型阱的η型阱。虽然为了解释的方便起见在实施例中假设衬底5111是P型硅，但是应当注意的是，衬底5111不局限于P型硅。
[0069]可以在衬底5111之上提供沿第一方向延伸的多个掺杂区5311至5314。例如，多个掺杂区5311至5314可以包含不同于衬底5111的第二类型的杂质。例如，多个掺杂区5311至5314可以掺杂η型杂质。虽然为了解释的方便起见在实施例中假设第一至第四掺杂区5311至5314是η型，但是应当注意的是，第一至第四掺杂区5311至5314不局限于η型。
[0070]在衬底5111之上的位于第一掺杂区5311与第二掺杂区5312之间的区域中，在第二方向上顺序地提供沿第一方向延伸的多个电介质材料5112。例如，多个电介质材料5112和衬底5111可以在第二方向上彼此分隔开预定距离。例如，多个电介质材料5112可以在第二方向上彼此分隔开预定距离。例如，电介质材料5112可以包括诸如氧化硅的电介质材料。
[0071]在第一掺杂区5311与第二掺杂区5312之间的衬底5111之上的区域中，可以提供顺序布置在第一方向上且在第二方向上穿过电介质材料5112的多个柱体5113。例如，多个柱体5113可以分别穿过电介质材料5112并且可以与衬底5111电耦接。例如，每个柱体5113可以由多种材料配置。例如，每个柱体5113的表层5114可以包括掺杂第一类型杂质的硅材料。例如，每个柱体5113的表层5114可以包括掺杂与衬底5111相同类型的杂质的硅材料。虽然为了解释的方便起见在实施例中假设每个柱体5113的表层5114包括P型硅，但是应当注意的是，每个柱体5113的表层5114不局限于P型硅。
[0072]每个柱体5113的内层5115可以由电介质材料形成。例如，每个柱体5113的内层5115可以由诸如氧化硅的电介质材料填充。
[0073]在第一掺杂区5311与第二掺杂区5312之间的区域，沿电介质材料5112、柱体5113和衬底5111的暴露表面提供电介质层5116。例如，电介质层5116的厚度可以小于电介质材料5112之间的距离的一半。换句话说，布置不同于电介质材料5112和电介质层5116的材料的区域可以被提供在(i)电介质材料5112的第一电介质材料的底面之上提供的电介质层5116与(ii)电介质材料5112的第二电介质材料的顶面之上提供的电介质层5116之间。电介质材料5112位于第一电介质材料之下。
[0074]在第一掺杂区5311与第二掺杂区5312之间区域中，可以在电介质层5116的暴露表面之上提供导电材料5211至5291。例如，沿第一方向延伸的导电材料5211可以被提供在邻近于衬底5111的电介质材料5112与衬底5111之间提供沿第一方向延伸的导电材料5211。特别地，可以在⑴布置在衬底5111之上的电介质层5116与(ii)布置在邻近于衬底5111的电介质材料5112的底面之上的电介质层5116之间。
[0075]沿第一方向延伸的导电材料可以被提供在(i)布置在电介质材料5112的特定电介质材料的顶面之上的电介质层5116与(ii)布置在电介质材料5112的另一电介质材料(所述另一电介质材料布置在特定电介质材料5112之上)的底面之上的电介质层5116之间。例如，可以在电介质材料5112之间提供沿第一方向延伸的多个导电材料5221至5281。可以在最上层的电介质材料5112之上提供沿第一方向延伸的导电材料5291。例如，沿第一方向延伸的导电材料5211至5291可以是金属材料。例如，沿第一方向延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。
[0076]在第二掺杂区5312与第三掺杂区5313之间的区域中，可以提供与第一掺杂区531