改进型存储器错误检测方法及装置的制造方法
【技术领域】
[0001] 本发明设及一种非易失性存储器操作方法及装置，特别是设及一种改进型的存储 器错误检测方法及装置。
【背景技术】
[0002] 随着NAND Flash存储器的存储密度和制造进程的不断升级，存储单元的可靠性问 题受到越来越多的挑战，目前研究实践表明合理使用错误纠正码化CC)能够有效提高器件 可靠性W及延长使用寿命。对于一定长度的序列，其中错误单元的总位数是ECC能否成功纠 错的重要参数，因此如何快速获取该参数十分重要。
[0003] 另一方面，在载有NAND Flash裸片的晶圆制造过程中，由于工艺流程十分复杂，不 可避免的导致某些忍片中的存储单元存在缺陷。忍片中失效单元的数目是衡量其品质的一 个关键参数，因此为了实现高效筛选忍片的目的，必须快速获取存储数据出错的总位数。
[0004] 此外，在NAND Flash单忍片价格(Average Selling Price,ASP)降低的同时，不断 增长的忍片存储密度却使测试成本变得越来越高。因此缩减测试成本成为亟待解决的问 题。在忍片内W较小的代价实现忍片的可测性设计，可W有效地优化测试流程、缩短测试时 间、减少测试资源消耗。
[0005] 如图1所示为一种存储器错误检测装置，包括电压发生器、解码器、存储器单元阵 列、控制器、页缓冲器W及输入/输出（I/O)缓冲器，其中控制器包括寄存器和指令接口。I/O 缓冲器从装置外获取指令经过指令接口输送至控制器内的寄存器，在控制器向电压发生器 发送的控制信号VG_signal、W及向解码器发送的控制信号DEC_signal的控制下，电压发生 器发出的电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器 向页缓冲器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号W 与WL结合而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中，最后输出至IO缓 冲器。图2示出了其错误检测方法:首先装载测试数据并编程到待测存储单元，例如经由IO 缓冲器、页缓冲器将数据编程到存储器单元阵列中；然后如图1前述过程，读取测试单元中 所存储的数据;最后对测试数据与读出数据进行片外比较，获得测试结果。
[0006] 为了获得测试结果，必须在图1所示的忍片外部比较测试数据W及读取的数据，运 样存在两个基本问题：1)外部测试结构除了执行编程、读取操作外，还必须包含特定的比较 功能模块，W便将两者数据进行比较，增加了测试的复杂度;2)错误检测流程包括编程、读 取、比较=个基本操作，其中基于外部测试结构的比较分析，速度难W保证。
[0007] 本申请人针对上述问题作了初步的优化设计，参照图3的存储器错误检测架构示 意图W及图4的错误检测方法的整体流程图。具体的，存储器错误检测装置的整体架构包括 电压发生器、解码器、存储器单元阵列、控制器、页缓冲器、输入/输出（I/O)缓冲器、W及错 误检测单元化DU)，其中控制器包括抓U寄存器和指令/测试接口。I/O缓冲器从装置外获取 巧m指令并输送至指令/测试接口，在控制器向电压发生器发送的控制信号VG_signal、W 及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变 为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号 PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号W与WL结合而获取阵列中某个 行列的具体单元数值，并返回至页缓冲器中，EDU在控制器发送的邸ILsignal控制信号的控 制下对页缓冲器进行错误检测并将检测是否通过W及哪些数据位有错误等结果W信号 抓U_fee化ack(可包含对应不同信息的多个数值)返回至控制器，如果检测通过，控制器中 EDU寄存器数据可通过I/O缓冲器输出结果。
[0008] 图4示出了图3所示架构的错误检测方法的整体流程:首先装载测试数据并编程到 待测存储单元，例如经由IO缓冲器、页缓冲器将测试数据编程到存储器单元阵列中；然后如 图3前述过程，在图3所示架构的忍片上，接收到错误检测指令后，对存储器内部执行一系列 错误检测操作，将错误数据位的总数W及错误数据位的地址存储到控制器中的特定(例如 邸U)存储器中；最后读取抓U寄存器，通过读取控制器中相关寄存器(例如通过/故障状态寄 存器)的数值，直接获取错误检测结果。
[0009] 上述错误检测方法在错误检测过程中需要同时从页面缓冲器(Page Buffer)读取 数据到抓U，W及从IO向抓U加载标准参考数据。在不断的读取和加载过程中完成数据的比 较和错误统计。运种错误检测方法可对存储器中的每一页做独立的检测，具有很好的灵活 性。
[0010] 但在某些情况下，需要采用某一固定的标准参考数据对存储器的多页进行检测。 由于上述错误检测方法对每页检测时都需要重新加载标准参考数据，无法复用前一次检测 加载的数据，因此在此测试情况下效率降低。
[0011] 此外，为实现读取和加载操作同步，上述错误检测方法需要采用写使能信号从 化ge Buffer读取数据到邸U。而在通常情况下存储器采用读使能信号从化ge Buffer读取 数据，因此需要使能选择设计，提高了系统复杂性。
【发明内容】
[0012] 本发明的目的在于克服上述技术困难，提出一种能够更简易、更快速进行错误检 测的存储器错误检测方法及装置。
[0013] 为此，本发明提供了一种存储器错误检测装置，在同一个忍片上包括控制装置、存 储器单元阵列、页缓冲器、错误检测单元W及IO缓冲器，错误检测单元位于页缓冲器与IO缓 冲器之间用于在控制装置的控制下对存储器单元阵列中的错误进行检测，其中，页缓冲器 至少包括用于W将测试数据与预加载的参考数据进行比较的装置，错误检测单元至少包括 预加载标志寄存器，用于记录忍片是否已经预加载了标准参考数据。
[0014] 其中，控制装置包括电压发生器、解码器、控制器，在控制器的控制下解码器将来 自电压发生器的信号转变为存储器单元阵列的字线控制信号;优选地，控制装置的控制器 进一步包括用于存储错误检测单元检测结果的错误检测单元寄存器，W及用于接收指令或 测试指令的指令/测试接口。
[0015] 其中，错误检测单元还进一步包括组合逻辑运算模块、加法器、累加器、触发器、选 择器、寄存器阵列，寄存器包括错误码计数寄存器、错误位计数寄存器、故障阔值寄存器、通 过/故障状态寄存器、通过/故障标记寄存器、包含错误位地址的其他错误信息寄存器、W及 预加载标志寄存器。
[0016] 其中，页缓冲器中执行比较的结果数据存入错误码计数寄存器，错误码计数寄存 器与复位信号输入累加器与触发器构成反馈回路，反馈回路的输出一路连接至比较器、在 比较器处与来自故障阔值寄存器的阔值作比较，比较的结果经过选择器选择之后存入通 过/故障状态寄存器，反馈回路的输出另一路连接至错误位计数寄存器阵列。
[0017] 其中，页缓冲器分为S个区段，错误位计数寄存器阵列包括对应的S个错误位计数 寄存器，S大于等于1。
[0018] 本发明还提供了一种存储器错误检测方法，采用如上任一项所述的存储器错误检 测装置，在控制装置的控制下通过位于页缓冲器与IO缓冲器之间的错误检测单元对存储器 单元阵列中的错误进行检测，其中，所述方法至少包括步骤：
[0019] a、通过IO缓冲器装载测试数据并编程到存储器单元阵列；
[0020] 可选的bl、从IO缓冲器向页缓冲器预加载参考数据；
[0021] b2、从存储单元读取测试数据至页缓冲器；
[0022] b3、在页缓冲器中比较测试数据与预加载参考数据并对比较的结果计数；
[0023] C、通过读取控制器中的寄存器的数值，直接获得错误检测结果。
[0024] 其中，步骤bl具体包括:判定是否存在错误检测指令，如果否则空载等待，如果是 则判定预加载标记是否为真，如果为假则预加载参考数据，如果为真则继续执行步骤b2。
[0025] 其中，对于已经预加载过参考数据的忍片，切换测试数据图样时，只需将预加载标 记寄存器清零，即可加载新的参考数据执行检测流程。
[00%] 其中，步骤b3具体包括：
[0027] b31、在页缓冲器中将测试数据与参考数据作比较；
[0028] b32、从页缓冲器向错误检测装置读取比较结果；
[0029] b33、对比较的结果进行计数处理，具体的包括:对错误位计数，列地址递增，W及 判定列地址是否超过当前区段，如果否则返回至步骤b32,如果是则前进至后续步骤。
[0030] 其中，步骤b33之后进一步包括:判定错误是否大于阔值，如果是则设置故障标记， 如果否则设置通过标记;存储故障信息;计数器复位;区段递增;判定是否超过最后区段，如