部SRAM为空闲时(闲时we信号为O)，控制单元48控制信号发出单元47发出用于触发发生单元43的触发信号reset。在本实施例中，读取单元41、检测判断单元46、信号发出单元47和控制单元48通过采用SRAM时序控制器实现。
[0030]发生单元43与设定输出部30相连接，并且产生写入RAM的存储地址信号以及相对应的写使能信号，另外，发生单元43还根据设定输出部30选择的对应SRAM的触发信号reset产生对应SRAM的读取地址信号。在本实施例中，发生单元43是地址/使能发生器。读取单元41根据对reset有效的SRAM写入地址信号对SRAM中的数据信号进行读取(读SRAM 1、读SRAM II和同时读SRAM I和SRAM II)，读出的数据信号通过数据线DO和Dl将对应的数据信号传输到获取单元44中。
[0031]获取单元44与设定输出部30相连接，获取单元44根据地址信号选通相应地址的SRAM子单元数据线，然后，获取单元44将选择出的数据信号通过传输单元45传输到RAM。在本实施例中，获取单元44是mux模块。
[0032]RAM与获取单元44相连接，RAM根据发生单元43发出的写信号将获取单元44传输的数据信号进行存取处理。在本实施例中，RAM是FPGA的片内RAM。
[0033]处理部50与RAM相连接，包含:传送单元51和处理单元52。传送单元51将RAM中的数据信号传输至处理单元52，处理单元52对该数据信号进行处理得到操作者直接读出的可读内容。在本实施例中，传送单元51是具有JTAG接口的数据线，处理单元52是PC，在 PC 端使用 Quartus II 工具 In-System Memory Content Editor，读取通过 JTAG 接口上传的片内RAM的数据信号，并将该数据信号保存为操作者可直接读取的txt文本格式。
[0034]图4是本实用新型的实施例中外部SRAM动态监测器的流程图。
[0035]如图4所示，本实施例中的外部SRAM动态监测器100的流程包括以下步骤:
[0036]步骤SI，操作者对SRAM I和SRAM II中的数据内容进行修改后，按下启动部20的key，触发单次执行监测命令，然后进入步骤S2。
[0037]步骤S2，操作者根据需要监测的SRAM子单元调节设定输出部30中开关的位置，设定输出部30发出地址信号至获取单元44，然后进入步骤S3。
[0038]步骤S3，检测判断单元46根据读取单元41读取的数据信号判断SRAM I和SRAM II是否为闲时，发生单元43对检测判断单元46传来的reset信号进行判断，检测开关选定的SRAM是否为闲时，如果是，则进入步骤S4 ;如果否，则直接进入结束步骤。
[0039]步骤S4，控制单元48输出触发信号至发生单元43，然后进入步骤S5。
[0040]步骤S5，发生单元43根据触发信号发出读取地址信号至读取单元41，并且发出写信号至存储部40，然后进入步骤S6。
[0041]步骤S6，读取单元41根据读取地址信号开始读取SRAM I或SRAM II中的数据信号，并将该数据信号传输至获取单元44，然后进入步骤S7。
[0042]步骤S7,获取单元44根据设定输出部30选择相应SRAM的数据信号，获取单元44将该数据信号传输至RAM，然后进入步骤S8。
[0043]步骤S8，RAM根据写信号写入通过获取单元44传来的数据信号，然后进入步骤S9。
[0044]步骤S9，传送单元51将RAM存取的数据信号传输至处理单元52，处理单元52将数据信号进行处理得到可读内容，然后进入结束状态。
[0045]操作者在操作时，只要在需要的时候切换拨动开关即可改变监测测的SRAM子单
J L.ο
[0046]实施例的作用与效果
[0047]根据本实施例所涉及的外部SRAM动态监测器，因为分区部将外部每个SRAM分为至少两个SRAM子单元进行监测，利用片内开辟出的较少的缓存空间对多个SRAM的任何区域数据内容进行检测，从而实现利用更少的资源对外部SRAM进行监测，通过设定输出部能够选择一个SRAM子单元进行监测并且输出相对应的地址信号，通过控制部的读取单元读取SRAM子单元中的数据信号，另外，获取单元获取与地址信号相对应的数据信号，并通过RAM将该部分数据信号进行存取，最后，通过处理部将该数据信号进行处理得到数据内容，使得获取到的SRAM子单元中的数据信号被监测出，所以，本实施例的外部SRAM动态监测器实现了灵活方便地对至少一个外部SRAM进行监测。
[0048]在本实施例中，由于启动部能够触发单次监测，因此，本实施例中能够灵活根据实际需要，对外部SRAM进行及时灵活的监测。
[0049]在本实施例中，由于检测判断单元能够判断外部SRAM是否为闲时，因此，监测数据信号时不会影响主电路部分的正常工作，从而引起信号混乱，使得对外部SRAM的监测更加可靠。
[0050]上述实施方式为本实用新型的优选案例，并不用来限制本实用新型的保护范围。
【主权项】
1.一种外部SRAM动态监测器，用于对至少一个外部SRAM进行监测，其特征在于，包括: 分区部，将每个所述外部SRAM分为具有相应地址的至少两个SRAM子单元； 设定输出部，被用于选择所述SRAM子单元并输出与该SRAM子单元的所述地址相对应的地址信号； 控制部，包含:用于读取每个所述SRAM子单元中的数据信号的读取单元、选择所述地址信号相对应的所述数据信号的获取单元、用于缓存所述数据信号的RAM ;以及处理部，用于对被所述RAM缓存的所述数据信号进行处理得到数据内容。
2.根据权利要求1所述的外部SRAM动态监测器，其特征在于: 其中，所述处理部具有JTAG接口的数据线。
【专利摘要】本实用新型提供了一种外部SRAM动态监测器，用于在低资源消耗的前提下，对至少一个外部SRAM进行监测，其特征在于，包括：分区部，将每个外部SRAM分为具有相应地址的至少两个SRAM子单元；设定输出部，被用于选择SRAM子单元并输出与该SRAM子单元的地址相对应的地址信号；控制部，包含：用于读取每个SRAM子单元中的数据信号的读取单元、选择地址信号相对应的数据信号的获取单元、用于缓存数据信号的RAM；以及处理部，用于对被RAM缓存的数据信号进行处理得到数据内容。
【IPC分类】G06F13-16, G11C29-56
【公开号】CN204480673
【申请号】CN201520020204
【发明人】周峥, 郑政
【申请人】上海理工大学, 上海瑞影医疗科技有限公司
【公开日】2015年7月15日
【申请日】2015年1月13日