专利名称：集电极朝上的射频功率晶体管的制作方法
技术领域：
本发明涉及一种高频低压的硅RF(射频)功率器件，尤其涉及硅/硅-锗的集电极朝上的单台面结构。
背景因为基极层的厚度与电阻率之间的折衷关系，目前fT(最大转换频率)约为50GHz的硅双极结晶体管(BJT)的速度已达到其物理极限。通过向常规BJT基极中加入锗，可以大大改善高频特性。该新器件为一种SiGe(硅锗)双HBT(异质结双极晶体管)结构。这种层结构通常是利用MBE(分子束外延)或CVD(化学气相淀积)来生长的，但也可以通过向Si注入Ge来达到类似的效果，但后者不易控制掺杂分布。在过去几十年来，对基于硅的器件而言，SiGe HBT已经在fT和fmax(最大振荡频率)方面表现了创纪录的高频特性。对于诸如无线通信等高频应用，该SiGe HBT可以被用来提高现有双多晶硅HF-IC和BiCMOS工艺的性能。
然而，制造高性能SiGe HBT晶体管的简单而又可行的方法是通过利用器件层的均厚外延淀积，并象复合半导体器件的标准制造一样利用台面型晶体管形式来产生该器件的结构。由于台面结构较简单且容易制造，所以它已广泛地被用来对各种方案进行快速检验和检测器件的特性。典型的SiGe台面型器件的结构类型在[1]中有所描述。
IC型电路通常需要更复杂的结构，而基本的台面方案对此是不适合的。而且，最大工作供电电压是由晶体管的BVCEO(集电极-发射极击穿电压)和晶体管的β(DC电流增益)决定的，其中所述的BVCEO与BVCBO(集电极-基极击穿电压)成正比。BVCBO主要是由集电极层的掺杂和厚度决定的。所述的集电极只有针对低压器件才能足够地薄，以便无需太多的布局就能轻易地制作台面结构。
在50年代末期，高频晶体管首先是用锗制造的，但在60年代初很快就被硅双极晶体管取代，并且从那以后一直统治着RF功率领域，尤其是对于高输出功率级和高供电电压(25V)[2]。功率晶体管尤其被设计用来传送高输出功率和高增益。为此仔细地调节制造工艺、器件参数、布局和封装。这些器件需要针对如下方面满足大量的详细要求，如击穿电压、DC增益或跨导、电容、RF增益、坚固性、噪声系数、输入/输出阻抗、失真等等。工作频率范围从几百MHz至高达GHz的范围。由于电信市场的飞速膨胀，有一种强大的驱动力促使进一步改善现有的技术和开发新型的器件。
对于手持式无线应用，电池工作把供电电压限制在3-6V的范围。输出功率通常为0.25W～4W。针对最高性能而采用分立器件，它们通常由一种位于单管芯上的n型器件构成。通过并联许多位于单管芯上的晶体管单元来得到高的输出功率。封装也可以是一个模块(典型地为一种小陶瓷基片，它的表面上具有一些半导体芯片和无源组件，并且被封装在一个外壳内)，可以在一个模块内使用几个RF功率晶体管管芯。
对所有类型的高频功率晶体管而言，通向地电位的低阻抗发射极/源极通路对于把功率传送给负载是非常重要的。这对所有类型的晶体管、双极或FET(场效应晶体管)均是如此。
对于IC型结构，采用复杂的设计来隔离不同的器件区域，譬如井或沟槽隔离。分立的双极器件通常让集电极作为衬底，而发射极和基极利用焊接片或焊接线被连接到该半导体管芯的上侧。由于在前侧只有两种不同类型的接触，所以使制造和连接器件变得较为容易，这对采用大量晶体管单元和焊接线的大功率晶体管来说尤其如此。
从芯片表面上的金属图案(基极或发射极金属层)经隔离层到衬底(集电极)会产生寄生电容。该集电极-基极电容(米勒电容)对所述的增益具有较大的影响，且必须减小。这可以通过使用较厚的绝缘二氧化硅和使用较小的基极金属化区来实现。
概述通过采用一种简化的、为低压分立RF功率晶体管特殊设计的台面结构，并结合由一些复合半导体器件结构(譬如GaAs HBT)所采用的“集电极朝上”的方法，可以获得一些好于现有分立RF功率晶体管的优点。公开一种应用外延的台面结构、并利用极少数量的掩模来制造低压高频硅功率晶体管的方法，而且还提供一种低压高频硅晶体管，它表现为一种外延台面工艺的硅功率器件。该硅晶体管表现为一种集电极朝上的台面结构，其衬底作为朝下的发射极，而且基极及集电极区连同焊片一起朝上，由此通过采用发射极作为衬底来几乎完全地消除基极至集电极的寄生电容。还讲述了这种新结构的制造工艺步骤。
本发明的方法由独立权利要求1和从属权利要求2-10给出。另外，独立权利要求11给出了本发明的一种晶体管器件。
附图简述参考附图并阅读下面的说明，可以更好地理解本发明和它的其它目的及优点，其中
图1示出了现有技术的一种未钝化的双HBT台面结构；图2示出了现有技术的一种钝化的双HBT台面结构；图3示出了利用热氧化物和湿/干法腐蚀的隔离；图4示出了利用常规LOCOS隔离步骤的隔离；图5示出了利用凹槽LOCOS步骤的隔离；图6示出了基极/集电极结构的淀积；图7示出了在腐蚀基极-集电极台面的步骤之后的状态；图8a为图7的部分详图，但去掉了光刻胶；图8b为产生侧壁隔离物和向基极层注入硼之后的图8a的部分视图；图9示出了在形成氧化物隔离物之后的注入BF2；图10示出了TEOS淀积和腐蚀接触孔之后的状态；图11示出了本发明制造工艺的最后金属化和钝化结果；图12展示了本发明方法的流程图；以及图13示出了按本发明制造的晶体管芯片的实施方案。
详述本发明所基于的思想在于，将GaAs中的集电极朝上技术和基于外延的、腐蚀台面的Si/SiGe工艺(譬如参见文献[4])的知识结合起来。GaAs与Si基本上是两种大不相同的用于产生半导体元件结构的材料。因此通过比较GaAs和Si工艺可以看出，在大多数情况下，这些元件的设计和制作方法都是大相径庭的。所以，甚至对本领域的技术人员来说，他显然不会知道怎样用硅来制造在GaAs工艺中所制作的元件。
被称为集电极朝上的反向结构其优点对于分立RF功率元件来说是显而易见的。GaAs基HBT的主要优点是减少了CB电容，这对于硅基HBT也是如此。硅技术的优点是在于硅元件的发射极构成了(高掺杂的)硅衬底，且该衬底又简单地与芯片的背部相接触，这种优点是很难用GaAs获得的。这减少了因一根或多根焊接线所带来的发射极电感问题。GaAs结构被建立在半绝缘的材料上，而且从芯片前侧经焊接线或甚至穿过极板基座进行接触，这同时也使其变得复杂和昂贵(也可参见文献[5])。
图1和2示出了现有技术的实施例未钝化和钝化的两种双HBT台面结构。
下面将通过讲述一个制作流程的例子来阐述该建议的结构。该建议的器件的具体特性有(1)主要是以低电压为目的，(2)用于RF功率输出的重复集电极-基极结构，(3)具有一个位于背侧的端子和两个位于前侧的端子的分立晶体管，(4)不可集成，否则所有的发射极被连接到公共接地端。
制作流程从选择高掺杂的硅n++衬底1开始，该衬底将构成所述结构的发射极接触。晶体取向应该为<100>，以便能在衬底顶部生长高质量的外延层。
在第一步中提供一些器件隔离方案。图3～5根据所述结构的需要示出了三种不同的(简单)方法。由于该器件的氧化物2不必非常厚，所以图3和4可以为此提供足够的隔离。如图5所示，具有较厚氧化物的全平表面是不必要的。在接下来的流程中，将在表示制作步骤的顺序图中采用图4的LOCOS隔离。
然后，象图6所示那样淀积发射极、基极、集电极和集电极接触的各层。在本发明方法的结构方案中，图4的n+发射极衬底1可以在继续到图6所示的下一步骤之前通过注入硼来获得一个薄层n-。该硅层组合可以按如下一些量来选择*在所述n+(＞1020cm-3)发射极1的顶部，n-(1018-1019cm-3)发射极层为40-70nm，*含10-20％的锗(Ge)、硼(B)掺杂密度为1018-1019cm-3、具有不掺杂缓冲层的p+基极层5为30nm*300nm的n-(1016cm-3)集电极层6，
*100nm的n+(＞1020cm-3)集电极接触层7。
典型的n掺杂剂为砷(As)或锑(Sb)，而典型的p掺杂剂为硼(B)。
利用常规的MBE或CVD方法普遍地(在整个晶片上)淀积外延硅层。然后利用掩模和干蚀去掉LOCOS场氧化物上的硅。也可以选择性地只在露出的硅区上淀积硅，但这对处理窗口有更多的要求。
接着，去掉一部分硅以露出基极接触区。这便构成了台面腐蚀。掩模8可以只由一种光刻胶组成，但根据图7所示的腐蚀，也可以在氧化物、氮化硅、氮化钛等各层9上使用光刻胶，使得该附加层也可以作用为硅腐蚀和接下来形成隔离物的掩模。所述的腐蚀可以是湿式或干式的，或者是其组合。重要的是，应该能够使譬如允许的KOH(氢氧化钾)湿蚀或高精度RIE(反应性离子腐蚀)在基极层处或其附近停止。如果腐蚀达不到图8(a)所示的基极层5，则可以在形成侧壁隔离物10之后按照图8(b)注入硼，以便获得合适的基极接触。从图8(a)和8(b)中还可以看出，在发射极n+区的上部和p+基极区的下部有一个薄的n-缓冲层。
一种增强型的方案在于，利用掩模并譬如通过二氟化硼(BF2)来注入附加的硼，以便形成更好的基极接触，如图9所示。为了确保高掺杂的P+接触区不至于太靠近所述暴露的集电极台面结构6、7，通过淀积二氧化硅(SiO2)或氮化硅(SiN)层来形成侧壁隔离物10，这种层还可以在所述的结构被干蚀之后保护n+层7。然后进行注入BF2的掺杂。硼掺杂剂需要利用高温退火工艺进行激活，这可以在此刻或稍后进行，譬如在1000℃利用RTA(快速热退火)处理20秒。
在这种注入硼之后，除了所述台面结构各侧的剩余隔离物部分11之外，将掩模10去掉。然后，通过在该结构上淀积一种低温绝缘氧化物层12(譬如TEOS)和向集电极及基极接触区腐蚀一些接触孔13来开始金属化，如图10所示。为了保证通往硅的低接触电阻，可以采用一种自对准的硅化物，或在腐蚀接触孔(譬如PtSi)之后，或在所述结构仍然包含所述隔离物的情况下进行氧化物淀积之前(譬如TiSi2SALICIDE(自对准硅化物))。
通过在所述结构的顶部形成金属层16、17来继续所述的金属化。这可以是溅射的铝，这种铝可以按照标准的硅IC处理进行干蚀。它也可以是溅射或电镀的TiW/Au，这在我们的高压RF功率器件中已经应用，而且在美国专利第5,821,620中讲述过(同时参见文献[6]，该文献在此被引作参考)，或者采用剥离方法或任何其它的普通金属化方法。
通过淀积一种钝化层15来完成该器件的结构，所述的钝化层可以用作机械刮伤的保护，也可以阻止因湿气等而造成长时间的退化。该保护可以典型地为氧化物或氮化物+氧化物。该保护可以利用掩模和标准的干蚀技术从焊片区域去掉。最终结构如图11所示。
本发明的硅功率器件的处理流程可以概括为如下的14个制作步骤，它只包括在图12的流程图中也示出的6个掩模1.开始选择开始的材料。
2.器件隔离。对于LOCOS隔离方案底座氧化物生长，氮化硅淀积，LOCOS掩模(掩模#1)，LOCOS氮化物干蚀，LOCOS场氧化，氮化物腐蚀，底座氧化物腐蚀。
3.发射极/基极/集电极叠层的外延淀积。(MBE或CVD)。
4.腐蚀在场氧化物区内所淀积的硅(掩模#2)。(干蚀。)5.腐蚀基极-集电极台面(掩模#3)。(干蚀或湿蚀。)6.形成氧化物或氮化物隔离物和淀积层。(干蚀。)7.为更好的基极接触而注入硼。
8.激活(RTA)。
9.为金属化淀积TEOS隔离。
10.腐蚀接触(掩模#4)。(干蚀或湿蚀。)11.在接触区形成硅化物。(可以采用几种方法。)12.形成金属层(掩模#5)。(可以采用几种方法。)13.淀积最后的钝化层。SiO2和/或SiN。
14.腐蚀焊片窗口(掩模#6)。(干蚀。)因此，上述处理只需要6个掩模步骤来制造所需的硅功率晶体管#1掩模用于形成LOCOS场氧化物#2掩模用于腐蚀在LOCOS场氧化物上淀积的硅#3掩模用于形成基极-集电极台面#4掩模用于接触孔#5掩模用于金属化#6掩模用于焊片窗口本发明的显著优点有*与利用焊接线把发射极接地相比，所述发射极的阻抗大大降低了，并且只由电阻构成。
*利用发射极作为衬底，几乎完全消除了基极至集电极的寄生电容。
*隔离氧化物(在GaAs的情况下不存在)在集电极盘片和衬底之间、以及在基极盘片和衬底之间表现出较好的隔离。需要更薄的绝缘体来隔离基极-发射极金属化区与集电极衬底。当使用平面结构时，可以更简单地实现小尺寸。
*是一种单台面，而不是GaAs晶体管和其它硅台面晶体管类型的双台面。
*一般来说制造简单。较少的处理步骤和掩模步骤。
然而，所述结构的应用不只是局限于SiGe HBT器件的结构，它也可以用于任何淀积的硅基类型的结构，其中，调节所述基极层/基极的掺杂和其它层的厚度，以便获得相对于SiGe结构为较合理的晶体管参数。
在图6～10中只示出了3个集电极接触和4个基极接触的构成，但实际上该结构可以包含几百个集电极和基极接触。通常，相对于集电极接触的数目会有一个附加的基极接触。在所示的实施方案中，集电极台面的典型宽度为1-2μm的数量级，形成所述集电极的台面结构之间的距离也为1-2μm的数量级。位于衬底上侧的集电极金属化指被联接到一个或多个公共的集电极焊片上，而且基极金属化指被联接到一个或多个基极焊片上，该基极焊片位于与集电极焊片相对的位置的上侧。衬底的背侧形成了晶体管的发射极接触。不可能布置单个的发射极镇流电阻。但由于晶体管的一般特性，在该应用中并不需要发射极镇流电阻。在图13中示出了按照本发明方法制造的硅晶体管芯片20。在该芯片的上侧可以看到形成集电极台面区和基极区的有效区域21。所述的基极区通过金属化指22被联接到基极焊片23上，而集电极台面被联接到与集电极焊片25相连的金属化指24上，由此形成一种集电极朝上的器件。发射极区被联接到所述芯片20的背侧。
本领域的技术人员应当理解，可以对本发明进行各种修改，但不会脱离由附属权利要求书所定义的保护范围。
参考文献[1]D.Behammer，J.N.Albers，U.Koenig，D.Temmler，D.Knoll，“应用于低功率IC的Si/SiGe HBT”，固态电子学，卷39，号4，页471-480，1996。
H.F.Cooke，“微波晶体管原理和设计”，IEEE报告，卷59，页1163，1971年8月。
A.Schueppen，H.Dietrich，“高速SiGe异质双极晶体管”，晶体生长学报，157(1995)，页207-214。
A.Gruhle，A Schueppen，“SiGe异质双极晶体管的新进展”，薄固体膜，1997，卷294，N1-2(2月15)页246-249。
Hin F.Chau，Hua Q.Tserng，1996年4月30日授予的美国专利第5,512,496号。
S.-H.Hong，1998年10月13日授予的美国专利第5,821,620号。
权利要求
1.应用外延的台面结构并利用极少数量的掩模来制造低压高频硅功率晶体管的方法，其特征在于如下步骤选择高掺杂的n+硅衬底(1)来形成晶体管发射极区；应用器件隔离方案来确定晶体管基极/集电极区的整个上部结构；为基极/集电极结构淀积一些层(5，6，7)；利用掩模(8，9)和通过向下腐蚀到至少接近于构成基极区的层(5)来形成集电极台面；淀积低温绝缘氧化物层(12)和产生通往集电极及基极区的接触孔(13)；利用掩模和通过朝下向接触孔形成金属化层(16，17)来分别连接所述的基极和集电极区，而且淀积一种形成了窗口的钝化层(15)，以便进一步产生基极及集电极接触和用于相应基极及集电极金属化层的焊片。
2.如权利要求1所述的方法，其特征在于如下的另一步骤，即在为所述的基极/集电极结构淀积所述的层(5，6，7)之前，为所述的器件隔离方案采用一种LOCOS隔离(2)。
3.如权利要求2所述的方和法，其特征在于如下的另一步骤，即在为所述的基极/集电极区淀积所述的层(5，6，7)之前，在所述高掺杂的硅n+发射极衬底(1)的上部产生一个n-薄层。
4.如权利要求1所述的方法，其特征在于，在淀积低温绝缘氧化物层(12)和产生通往集电极及基极区的接触孔(13)的步骤之前另外还有一个步骤，即连同剩余的氧化物层(9)一起形成一种侧壁隔离物(10)，并随后向暴露的基极区注入硼掺杂剂。
5.如权利要求4所述的方法，其特征在于如下的另一步骤，即通过所述硅衬底(1)的高温退火来激活所述的硼掺杂剂。
6.如权利要求1所述的方法，其特征在于，联合所述淀积低温绝缘氧化物层(12)的步骤，还有另外一个步骤，即在产生通往集电极及基极区的接触孔(13)之后应用一种自对准的硅化物。
7.如权利要求4所述的方法，其特征在于如下的另一步骤，即当所述的结构仍然包括隔离物(11)时，在淀积低温绝缘氧化物层(12)之前应用一种自对准的硅化物。
8.如权利要求1所述的方法，其特征在于如下的另一步骤，即通过溅射和干蚀来应用所述的金属层(16，17)。
9.如权利要求1所述的方法，其特征在于如下的另一步骤，即通过溅射和电镀TiW/Au来产生所述的金属层(16，17)。
10.如权利要求1所述的方法，其特征在于如下的另一步骤，即通过金属蒸发和剥离来产生所述的金属层(16，17)。
11.一种低压高频硅晶体管，它表现为一种外延台面工艺的硅功率器件，其特征在于，所述的器件表现为一种集电极朝上的台面结构，其衬底作为朝下的发射极，而且具有焊片的基极及集电极区朝上，通过采用发射极作为衬底而几乎完全地消除基极至集电极的寄生电容，由此按照本发明的方法权利要求1～10所述的步骤来制造该器件。
全文摘要
公开一种应用外延的台面结构并利用极少数量的掩模来制造低压高频硅功率晶体管的方法。并提供一种低压高频硅晶体管芯片(20),它表现为一种外延台面工艺的硅功率器件。该硅晶体管布局表现为一种具有许多单台面集电极结构(21)的集电极朝上的器件。所述晶体管在工作时利用其衬底作为朝下的发射极,而且基极及集电极区连同焊片(23,25)一起朝上,由此通过采用发射极作为衬底来几乎完全地消除基极至集电极的寄生电容。此外还讲述了这种新结构的被减少的必要制造工艺步骤。
文档编号H01L29/417GK1353862SQ0080825
公开日2002年6月12日 申请日期2000年5月19日 优先权日1999年5月31日
发明者T·约翰松 申请人:艾利森电话股份有限公司