专利名称：沟道式编码植入的罩幕式只读存储器的制作方法
技术领域：
本发明涉及一种高密度非挥发性内存的制作方法，特别涉及一种沟道式编码植入(trench code implant)的罩幕式只读存储器(Mask ROM)的制作方法，可以提高编码植入的控制(window control)。
请参考
图1A，其显示公知沟道式编码的罩幕式只读存储器的视图。一个罩幕式只读存储器组件包含有多个数组的记忆单元C，由垂直相交的埋藏位线BL以及字符线WL所构成，其中一个记忆单元C的区域由两条位线BL1、BL2以及一条字符线WL所定义形成。
请参考图1B，其显示公知沟道式编码的罩幕式只读存储器的立体示意图。一P型硅基底10表面上包含有多个沿Y方向延伸的长条结构，其中每一个长条结构是由一栅极氧化层12、一第一多晶硅层14以及一氮化硅覆盖层16所堆栈而成。硅基底10内部则包含有多条沿Y方向延伸的沟道18，其中每一条沟道18内部的侧壁与底部上形成有一第一氧化层19，且依据编码程序可于沟道18的一侧壁处的硅基底10内形成一离子植入的编码区20。另外，每一条沟道18的内部填满一第二多晶硅层22，是用来作为一埋藏位线BL，且第二多晶硅层22的表面覆盖有一第二氧化层23。除此之外，后续将氮化硅覆盖层16去除的后，可于硅基底10表面上定义形成多条沿X方向延伸的第三多晶硅层24，用来作为一字符线WL。
请参阅图2A与2B，其显示公知编码方式的立体示意图。在制作完成前述的沟道18、以及第一氧化层19的后，如图2A所示，先在硅基底10的表面上形成一第一编码光阻层26A，利用传统的显影过程可于第一编码光阻层26A上留下一个预备进行离子植入的第一开口区25A。然后对第一开口区25A进行一第一倾角离子布植(tilted ion implantation)过程27A，可于第一沟道18A的右侧壁的硅基底10内形成一高浓度的P型离子植入区，用作为一第一编码区20A。接下来将第一编码光阻层26A去除的后，如图2B所示，可于硅基底10的表面上形成一第二编码光阻层26B，利用传统的显影过程可于第二编码光阻层26B上留下一个预备进行离子植入的第二开口区25B。然后对第二开口区25B进行第二倾角离子布植过程27B，可于第二沟道18B的左侧壁的硅基底10内形成一高浓度的P型离子植入区，用作为一第二编码区20B。
然而，公知离子植入的编码技术会受限于光罩的临界尺寸(critical dimension，CD值)变异的影响。由于传统的曝光显影过程容易因摆荡效应(swing effect)、光学近接效应(optical proximity effect)、光罩图案上的CD值误差等因素而造成CD变异，所以受限于当前机台的光源、曝光条件、分辨率已趋于极限，很难控制沟道18的侧壁处的CD值。请参阅图3，其显示公知编码光阻层的开口区与沟道内的编码区的剖面示意图。在进行曝光显影过程时，光罩上的开孔图案的最大CD值是相对于沟道18的中心处，而非沟道18的侧壁处，因此将光罩上的开孔图案转移至编码光阻层26的后会更加放大CD值差异，进而导致显影后仍有编码光阻层26的光阻残留物28残留在沟道18侧壁的底部，这将严重影响到后续离子布植编码的品质。而且，CD值差异也容易产生编码光阻层26偏移的情形，将会使得开口区25产生偏移、尺寸过小等问题。为了解决上述问题，在进行微影过程所使用的光罩通常需进行一有效的近接光学修正(optical proximity corrections，OPC)步骤，以降低光罩上CD误差，但是此种方式会增加制作过程时间与制作成本，并不符合大量生产的考虑。
本发明的目的是这样实现的一半导体基底的表面上包含有多个沿Y方向延伸的长方条结构，且两相邻长方条结构之间开口下方的半导体基底内部包含有一沿Y方向延伸的沟道。首先，于两相邻长方条结构之间开口内形成沿Y方向延伸的介电层，且使介电层填满沟道。然后，将沿X方向延伸的字符线预定图案处的介电层去除，以使残留的介电层形成多个数组的柱形体，其中两相邻长方条结构、残留的介电层以及沟道定义出多个预定编码开口区。接着，于半导体基底的整个表面上形成一第一编码光阻层，其包含有一第一实际编码开口区，暴露出一预备进行第一离子植入过程的预定编码开口区。后续，进行第一离子植入过程，对暴露的预定编码开口区的沟道的一侧壁进行编码。最后，去除第一编码光阻层。
具体地讲，本发明公开一种沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，包括下列步骤提供一半导体基底，该半导体基底的表面上包含有多个沿一第一方向延伸的长方条结构，且该两相邻长方条结构之间开口下方的该半导体基底内部包含有一沿该第一方向延伸的沟道；于该两相邻长方条结构之间开口内形成沿该第一方向延伸的介电层，且使该介电层填满该沟道；将沿一第二方向延伸的字符线预定图案处的该介电层去除，以使该残留的介电层形成多个数组的柱形体，其中该两相邻长方条结构、该残留的介电层以及该沟道定义出多个预定编码开口区；于该半导体基底的整个表面上形成一第一编码光阻层，其包含有一第一实际编码开口区，暴露出一预备进行第一离子植入过程的预定编码开口区；进行第一离子植入过程，对该暴露的预定编码开口区的沟道的一侧壁进行编码；以及去除该第一编码光阻层。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，还包含有下列步骤于该半导体基底的整个表面上形成一第二编码光阻层，其包含有一第二实际编码开口区，暴露出一预备进行第二离子植入过程的预定编码开口区；进行第二离子植入过程，对该暴露的预定编码开口区的沟道的一侧壁进行编码；以及去除该第二编码光阻层。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该第一、第二离子植入过程均为倾角(tilted-angle)的离子布植，且第一、第二离子植入过程的倾角方向不同。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该第一编码光阻层的制作方法包括下列步骤该半导体基底的整个表面上形成该第一编码光阻层；进行选择性曝光，以于该第一编码光阻层上形成该第一实际编码开口区；以及进行回蚀刻，将覆盖于该长方条结构表面的该第一编码光阻层去除。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该长方条结构是由一栅极氧化层、一多晶硅层以及一氮化硅覆盖层所堆栈而成。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该半导体基底另包含有一第一氧化层，覆盖该沟道的侧壁与底部。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该介电层为CVD氧化物或是SOG材质。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该介电层的制作方法包含有下列步骤于该半导体基底的整个表面上形成该介电层；以及对介电层进行回蚀刻过程，使该介电层残于两个长方条结构的开口内以及该沟道内；其中，该介电层的高度可与该长方条结构的高度相同或是略低。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该介电层的厚度至少1000。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，对该介电层进行的回蚀刻过程可为HF湿蚀刻或是干蚀刻。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该半导体基底为P型掺杂，且该编码方式以P型离子植入。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，该半导体基底为N型掺杂，且该编码方式以N型离子植入。
所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该第一方向与该第二方向不一定呈垂直交错。
图1B显示公知沟道式编码的罩幕式只读存储器的立体示意图。
图2A与2B显示公知编码方式的立体示意图。
图3显示公知编码光阻层的开口区与沟道内的编码区的剖面试意图。
图4A至4F显示本发明的沟道式编码植入的罩幕式只读存储器的制作方法的立体示意图。
图5A显示本发明对编码光阻层进行曝光的剖面示意图。
图5B显示本发明对编码光阻层进行曝光的上视图。图中C--记忆单元；BL--埋藏位线；WL--字符线；10--硅基底；12--栅极氧化层；14--第一多晶硅层；16--氮化硅覆盖层；18--沟道；19--第一氧化层；20--编码区；22--第二多晶硅层；23--第二氧化层；24--第三多晶硅层；25A--第一开口区；26--编码光阻层；27--倾角离子布植过程；28--光阻残留物；30--硅基底；32--栅极氧化层；34--第一多晶硅层；36--氮化硅覆盖层；38--沟道；39--第一氧化层；40--介电层；40A--长条体；40B--柱体；42--预编码开口区；44--编码光阻层；46--实际编码开口区；48--倾角离子布植过程；50--编码区请参阅图4A至4F，其显示本发明的沟道式编码植入的罩幕式只读存储器的制作方法的立体示意图。如图4A所示，提供一P型硅基底30，其表面上依序形成有一栅极氧化层32、一第一多晶硅层34以及一氮化硅覆盖层36。然后进行微影蚀刻过程，将预定图案的覆盖层36、第一多晶硅层34、栅极氧化层32以及硅基底30去除，以于硅基底30内形成多条沿Y方向延伸的沟道38。后续可利用热氧化法，于沟道18、栅极氧化层32与第一多晶硅层34的暴露表面上形成一第一氧化层39，用以作为一侧向栅极氧化层(lateral gate oxide)。
如图4B所示，利用CVD方式沉积氧化物或是利用涂布方式形成SOG材质，于整个硅基底30表面上沉积一介电层40，并使介电层40填满沟道38。然后，对介电层40进行回蚀刻过程，一种方式为HF湿蚀刻，覆盖层36/第一多晶硅层34可提供极佳的蚀刻选择性，另一种方式为干蚀刻，则覆盖层36可供作为一蚀刻停止层，结果可使残留的介电层40形成沿Y方向延伸的长条体40A，其高度可约略与覆盖层36相同或是低于覆盖层36，其厚度最薄可至1000。
如图4C所示，对介电层40进行微影蚀刻过程，将位于预定X方向字符线图案处的介电层40A去除，则残留的介电层40形成多个数组的柱体40B，以定义出多个数组的预编码(pre-code)开口区42，其中每一个预编码开口区42呈矩型轮廓，且其口径相当精确于后续光罩上的开孔图案。
如图4D所示，先在硅基底30的表面上形成一第一编码光阻层44A，再利用选择性的曝光显影过程可于第一编码光阻层44A上形成一个预备进行离子植入的第一实际编码(real-code)开口区46A。而且，为了提高微影过程中的反射率，此步骤不使用有机底部抗反射层(bottom antireflection coating，BARC)的涂布。请参阅图5A，其显示本发明对编码光阻层进行曝光的剖面示意图。由于先前制作的柱体40B以定义出预编码开口区42，所以对编码光阻层44进行曝光过程时，预编码开口区42的侧壁可提供极佳的光反射效果，其光反射情形如箭头所示。虽然光罩上的开孔图案会因沟道38的Y方向侧壁倾斜而产生CD值差异，进而导致部份光阻残留在沟道38侧壁的底部，不过上述的光反射效果将有助于光阻残留物的解离，可被显影去除。也因此不需进行有效的近接光学修正(optical proximity corrections，OPC)、CD值校正等步骤，可缩短过程时程并降低制作成本。除此之外，请参阅图5B所显示的对编码光阻层进行曝光的上视图，由预编码开口区42的口径相当精确于光罩上的开孔图案，因此原先的曝光区域范围I可扩大至较大的范围II，可提高曝光误差范围的容忍度。
如图4E所示，由于后续要进行的离子布植的倾角与X方向呈85°，因此还需以回蚀刻或溢流曝光(flood exposure)方式将覆盖层36表面的第一编码光阻层44A去除。如此一来，可以薄化第一编码光阻层44A的厚度，还可以进一步确保完全去除掉光阻残留物，以提升第一实际编码开口区46A的分辨率。接下来，对第一实际编码开口区46A进行一第一倾角离子布植过程48A，则可于第一沟道38A的右侧壁的硅基底30内形成一高浓度的P型离子植入区，用作为一第一编码区50A。
如图4F所示，将第一编码光阻层44A去除的后，可依照相同的方式在硅基底30的表面上形成一第二编码光阻层44B、第二实际编码开口区46B，以及进行一第二倾角离子布植过程48B，以于第二沟道38A的左侧壁的硅基底30内形成一高浓度的P型离子植入区，用作为一第二编码区50B。最后再将第二编码光阻层44B去除。至于后续的相关过程，包括埋藏位线、字符线的制作，在此不加以撰述。
相较于公知技术，本发明于提供编码光阻层44的实际编码开口区46之前，先利用沉积、微影、蚀刻方式将介电层40制作成数组的柱体40B以定义出数组的预编码开口区42，因此后续对编码光阻层44进行曝光显影时，可藉由光反射效果将光阻残留物解离、去除，较易控制光罩上的CD值差异，而且可提高曝光误差范围的容忍度。这将有效提高实际编码开口区46的分辨率，可避免产生编码光阻层44偏移、实际编码开口区46偏移、尺寸过小等问题，以确保后续离子布植编码的品质。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求为准。
权利要求
1.一种沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，包括下列步骤提供一半导体基底，该半导体基底的表面上包含有多个沿一第一方向延伸的长方条结构，且该两相邻长方条结构之间开口下方的该半导体基底内部包含有一沿该第一方向延伸的沟道；于该两相邻长方条结构之间开口内形成沿该第一方向延伸的介电层，且使该介电层填满该沟道；将沿一第二方向延伸的字符线预定图案处的该介电层去除，以使该残留的介电层形成多个数组的柱形体，其中该两相邻长方条结构、该残留的介电层以及该沟道定义出多个预定编码开口区；于该半导体基底的整个表面上形成一第一编码光阻层，其包含有一第一实际编码开口区，暴露出一预备进行第一离子植入过程的预定编码开口区；进行第一离子植入过程，对该暴露的预定编码开口区的沟道的一侧壁进行编码；以及去除该第一编码光阻层。
2.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，还包含有下列步骤于该半导体基底的整个表面上形成一第二编码光阻层，其包含有一第二实际编码开口区，暴露出一预备进行第二离子植入过程的预定编码开口区；进行第二离子植入过程，对该暴露的预定编码开口区的沟道的一侧壁进行编码；以及去除该第二编码光阻层。
3.如权利要求2项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该第一、第二离子植入过程均为倾角(tilted-angle)的离子布植，且第一、第二离子植入过程的倾角方向不同。
4.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该第一编码光阻层的制作方法包括下列步骤该半导体基底的整个表面上形成该第一编码光阻层；进行选择性曝光，以于该第一编码光阻层上形成该第一实际编码开口区；以及进行回蚀刻，将覆盖于该长方条结构表面的该第一编码光阻层去除。
5.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该长方条结构是由一栅极氧化层、一多晶硅层以及一氮化硅覆盖层所堆栈而成。
6.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该半导体基底另包含有一第一氧化层，覆盖该沟道的侧壁与底部。
7.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该介电层为CVD氧化物或是SOG材质。
8.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该介电层的制作方法包含有下列步骤于该半导体基底的整个表面上形成该介电层；以及对介电层进行回蚀刻过程，使该介电层残于两个长方条结构的开口内以及该沟道内；其中，该介电层的高度可与该长方条结构的高度相同或是略低。
9.如权利要求8项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该介电层的厚度至少1000。
10.如权利要求8项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，对该介电层进行的回蚀刻过程可为HF湿蚀刻或是干蚀刻。
11.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该半导体基底为P型掺杂，且该编码方式以P型离子植入。
12.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该半导体基底为N型掺杂，且该编码方式以N型离子植入。
13.如权利要求1项所述的沟道式编码植入的罩幕式只读存储器的制作方法，其特征在于，该第一方向与该第二方向不一定呈垂直交错。
全文摘要
一种沟道式编码植入的罩幕式只读存储器的制作方法，半导体基底的表面上含多个沿第1方向延伸的长方条结构，两相邻长方条结构之间开口下方的半导体基底内部包含沿第1方向延伸的沟道；在两相邻长方条结构之间开口内形成沿第1方向延伸的介电层，使介电层填满沟道；将沿第2方向延伸的字符线预定图案处的介电层去除，使残留的介电层形成多个数组的柱形体，其中两相邻长方条结构、残留的介电层以及沟道定义出多个预定编码开口区；在半导体基底的整个表面上形成第1编码光阻层，其包含第1实际编码开口区，暴露出预备进行第一离子植入过程的预定编码开口区；进行第1离子植入过程，对暴露的预定编码开口区的沟道的侧壁进行编码；去除第1编码光阻层。
文档编号H01L21/70GK1449026SQ0210610
公开日2003年10月15日 申请日期2002年4月3日 优先权日2002年4月3日
发明者张庆裕 申请人:旺宏电子股份有限公司