专利名称：具有平面化层的凹陷的图象传感器和制做方法
技术领域：
本发明涉及电子图象传感器，特别是彩色图象传感器。
背景技术：
这样的传感器通过使用各种技术，包括CMOS(互补金属氧化物半导体)技术和CMOS/CCD混合技术(CCD表示电荷耦合器件)，在硅芯片上产生。这些技术使得在相同的硅芯片上不仅可以集成光敏点的矩阵，而且可以集成外围电子电路，其中将转换成电子信号的图象被投射在光敏点上，外围电子电路围绕这一矩阵，而且外围电路或者为将图象转换成电子信号的目的而驱动矩阵，或者在转换图象后，处理来自矩阵的电子信号。
对于彩色图象传感器，光敏矩阵的上表面覆盖有构成与光敏点的矩阵阵列对准的滤色器的拼接(mosaic of color filters)。每个单独的滤色器分别位于接收单色光的各个光敏硅区域上。直接相邻的光敏区之上的直接相邻的滤光器具有不同的颜色并对应于不同图象点或像素。
滤色器位于绝缘和导电层之上，绝缘和导电层用来定义光敏点、给定的光敏点处的内部互连以及与芯片的其余部分(行导体、列导体等等)的互连。
现在，在当前采用的技术中，这些互连仅能使用几层的导电和绝缘层沉积和蚀刻，在包含实际光敏区，即，将光子转换成每个像素处的电荷的那些光敏区的硅表面上产生。
典型地，使用六层互连来产生构成图象传感器及其相关电路的整个芯片，例如两个多晶硅层(在本发明的上下文内多晶硅被比作导体)和四个铝层。
由于导电要求，导电层的厚度(铝层或多晶硅层)仅能低于几十微米。两个连续的层必须通过约1微米的绝缘层分隔开，这首先是为了产生足够的绝缘，其次是为了在蚀刻导电层后以及沉积和蚀刻下一层之前使表面足够平面化(planarization)。
的确，平面化是必须的操作。平面化在于通过沉积其厚度在形成在前层的区域的点处较小、但在在前层的材料通过选择蚀刻而被去除的点处更大的层，来填充通过蚀刻形成的阶梯(step)，因此在平面化步骤后，芯片的上表面实质上是平的。这一平面化因为以下两个原因而是有用的首先，它使下一层的光刻更容易，因为光刻在平面化层上比在具有凹陷和凸起的层上更有效且更精确，其次，它使得在形成所有中间层后，更容易沉积和蚀刻(仍然是通过光刻)滤色器的拼接。滤色器的拼接的沉积只在所有其他互连层和这些层之间的中间平面化层沉积后，最后一个平面化层形成之后进行。
在传统技术中，滤色器拼接最后形成在光敏硅区之上约10微米的高度。然而，在传感器分辨率足够的情况下，这一区域具有仅几微米的边。因此，光敏区被平放成好像它处于由叠加绝缘透明层填充的一个阱的底部，被定义出该阱的其他叠加的绝缘和导电层所环绕(导电层通常是不透明和反光的，特别是当它们由铝制成时)。
由此得出结论，已通过滤色器的光子并不立即到达对应于该滤色器的光敏区，在滤色器后仍要行进的路径上，它们可能被衰减、色散、经受折射、反射等等。除随之发生的灵敏度损失以外，可以理解到一些光子可能到达相邻的光敏区。在单色光中，这导致空间分辨率的某些损失。然而，在彩色照相机中，这一问题更严重，因为即使仅具有低空间频率的图象区域(例如均匀的红色的图象区域)也会被大大地影响——由于相应于其他颜色的像素总是接收并非用于它们的一小部分光通量，颜色将系统地降低。因此，由于在将滤色器与对应于它的光敏区分开的间隙中的光色散，色度学方面(colorimetry)的质量尤其变得劣化。
发明内容
本发明的目的是提供用于彩色图象传感器的制做方法和结构，以稍微增加产品复杂度为代价，明显地提高所获得的图象的色度学质量，以及在低照度中的分辨率、对比度和灵敏度。
尽管该方法的主要益处是用于滤色器，但应注意到本方法在非彩色图象传感器的情况下使用也具有一些好处。
因此，所提出的是在平面半导体衬底上产生的集成图象传感器，该传感器包括在该衬底的第一区域中的光敏单元矩阵以及在第二区域中的外围电路，该传感器由几层绝缘层与蚀刻的导电层交替的层叠产生，其中，绝缘层的层叠用作为用于被蚀刻的导电层的平面化层，该传感器的特征在于，存在于该第一区中的绝缘层的在半导体衬底之上的累积高度小于该第二区域中绝缘层的累积高度。
必须从光敏矩阵的上面到达的光将通过的绝缘透明层的厚度，与在两个区域中的上述累积高度相同时相比更小。因此，如果在整个硅芯片上保留产生第二区域的电路所需的所有平面化层，则光将更少地衰减并且将经受更少的不期望的反射和色散。
实际上，在制做过程结束时，该第一区域中用作平面化层的层叠的绝缘层的数量少于该第二区域中用作平面化层的绝缘层的数量。在用于沉积和蚀刻各个层的操作结束时，有选择地从第一区域去除存在于第二区域中但不在第一区域中的这些另外的平面化层，而在这些操作期间，在第一区域(光敏矩阵)和第二区域(外围电路)中均匀地沉积导电和绝缘层。
原则上，所沉积的导电层的整个结构将使光敏矩阵区中的导电层的数量小于这一区域外的导电层的数量；导电层的第一层用在矩阵区域中和这一区域外，而其他另外的导电层将仅存在于该矩阵外。
总体上，用来产生芯片的所有电子电路，包括光敏矩阵的导电和半导体层的层叠将具有在光敏矩阵内的一凹陷(hollow)，在矩阵区中的层叠的厚度小于这一层叠之外的厚度。该厚度最好是在矩阵区中小至少30％，以及最好是50％。
对彩色传感器，在光敏矩阵上具有滤色器的拼接，因此，这时绝缘和导电层的层叠具有小于芯片上剩余部分的厚度。
为获得图象传感器的性能方面的这一改进，本发明提供了用于制做图象传感器的方法，在这一方法中，连续地在半导体衬底上沉积和蚀刻与透明绝缘层交替的几个导电层，以便一方面定义出集成电路芯片的第一区域中的光敏矩阵，另一方面定义出芯片的第二区域中的外围电路，绝缘层在导电层已被沉积和蚀刻后，特别用作平面化层，该方法的特征在于，在该芯片的整个表面上沉积绝缘和导电层，然后以各自的图形蚀刻每个层，随后在该光敏矩阵上均匀地去除绝缘厚度，以及在该外围电路上保留绝缘厚度。
在阅读参考附图给出的详细描述后，本发明的其他特征和优点将变得显而易见，其中图1表示包括光敏矩阵和外围电路的集成电路芯片的整体平面图；图2表示相应于矩阵的区域；图3表示集成电路芯片的横截面；图4表示根据本发明的图象传感器芯片的顶视图；图5表示这一芯片的横截面；图6表示在矩阵区(在右边)以及其之外(在左边)中的根据本发明的导电和绝缘层的层叠。
具体实施例方式
图1表示在硅衬底上产生并构成具有第一区MP的图象传感器的核心的集成电路芯片10的顶视图，第一区MP对应于光敏矩阵，光敏矩阵上投射有待检测的电子图象。
典型地，集成电路芯片放置在聚焦物镜的后面，聚焦物镜的焦平面是硅衬底的表面。
区域MP被其他区ZC1、ZC2、ZC3所环绕，这些其他区包括用于驱动光敏矩阵或用于处理从该矩阵获得的信号的电子电路。
通常芯片由将传感器连接到传感器外部的连接垫环绕。最终，在光敏矩阵间延伸的电子电路和垫形成了互连导体阵列(未示出)。
光敏矩阵、电子电路、互连导体和垫首先通过在硅衬底上执行的杂质注入、扩散和氧化操作(特别为了在矩阵的每个像素处形成光敏区以及形成晶体管的源极和漏极)，然后通过在硅衬底的表面的顶部沉积和蚀刻交替的绝缘和导体层而产生。
产生光敏矩阵的技术可以是CCD(电荷耦合器件)技术或CMOS(互补金属氧化物半导体)技术。用CMOS技术产生外围电子电路正日益普遍。
图2再次用顶视图表示了为光敏矩阵而预留的区域MP。实际上，矩阵MP的中心部分ZL被预留，用于接收将转换成电子信号的光图象。象矩阵那样构造并形成与矩阵相同的阵列的一部分的外围部分ZM被预留，用于形成用于矩阵的电子平衡的参考像素。这一区域被铝层完全屏蔽，而且位于其之下的光敏点接收不到光，因此它们传送黑色电平信息。被屏蔽的区ZM和未被屏蔽的区ZL的组合构成为光敏矩阵而预留的区域MP。在这一区域外是传感器的所有其他元件，特别是形成区域ZE的部分的区域ZC1、ZC2、ZC3的外围电路被定位的区域ZE。
在矩阵区域中沉积的是滤色器FC的拼接，在图2中仅示出了该拼接的单个线。每个滤色器位于矩阵像素之上。
图3表示在垂直方向中，放大比例很大的图2的横截面。考虑到产生矩阵及其相关的外围电路的复杂性，有必要形成连续的多个交替绝缘和导电层，其中每个交替和导电层以各自的图形被蚀刻。所得到的层叠20的高度是在硅衬底30的表面S之上约10微米，并且在这一平面化层叠上沉积可选的(optional)滤色器。
根据本发明，在沉积滤色器前，在用于矩阵MP的区域中存在的绝缘层的基本厚度在整个该区域中被去除。这是因为存在于矩阵上的绝缘层的上面部分并不用于使导电层彼此隔离，因此能被去除。相反地，在外围电路中，这一上面部分用于使导电层彼此隔离，因此在相应于这些电路的区域中不能被去除。
如在图4和5中所看到的，绝缘从区域MP(被照明的区ZL和被屏蔽的区ZM)被均匀地去除，但仍在外部区域ZE中仍被保留。同时示出了完全包围区域MP的过渡区ZT，在该过渡区中绝缘和导电层的层叠的高度在较低水平H1(区域MP)和较高水平H2(区域ZE)之间变化。
因此，绝缘和导体层的层叠20具有遍及区域MP的凹陷，并且就是在该凹陷中，在彩色图象传感器的情况下沉积滤色器FC，或在单色传感器的情况下，沉积其他光学部件(诸如微透镜)。在区域MP中层叠的高度至少减少了30％，最好至少降低50％。因此，与区域ZE中10微米相比，在区域MP中，可以约为5微米。
在图6中的典型的实施例中，给出了沉积层的详细情况。在该图的左边，可以看出区域ZE中的层叠，以及在右边，可以看出区域MP中的层叠。
在衬底30中在表面S下方，注入掺杂区40以便与衬底形成p-n结，构成沿几微米的边延伸的光电二极管。其他杂质注入操作(形成源、漏等)在衬底的区域MP和区域ZE中执行。
下面将给出将在衬底上发现的典型的连续的绝缘和导电层。通常如果由铝制成则不透明、或如果由多晶硅制成则稍微透明的导电层，按所需的互连图形被蚀刻，但在任一情况下为不致削弱光电二极管的曝光，该导电层均不会出现在光电二极管的上方。因此，在光电二极管一侧出现导电层。
为简化附图，未示出在绝缘层中局部形成的、允许通过在两个不同导电层间沉积导电材料形成接触的连接孔。
典型的层叠如下-第一绝缘层IS1覆盖结，具有约0.1至0.2微米的厚度；-第一多晶硅层SIP1沉积在这一层的上面以及形成电荷传送栅(charge transfer gate)或晶体管栅，具有约0.3微米的厚度；-第二绝缘层IS2，具有约0.1至0.2微米的厚度；-第二多晶硅层SIP2，具有约0.3微米的厚度；-第三绝缘层IS3，具有约1微米的厚度；-第一导电金属(铝)层M1，具有0.6微米的厚度；-第四绝缘层IS4，具有约1微米的厚度；-第二导电层M2，具有约0.6微米的厚度。
在这一实施例中，所有上述层均存在于区域MP和区域ZE中。区域MP的最后一个金属层为M2层。绝缘平面化层IS1至IS4必须是透明的，因为在制做结束时，它们保留在区域MP上。
用于分隔和用于平面化的其他金属层M3和M4以及绝缘层将顺序地被沉积在区域MP和区域ZE中，但它们将从区域MP被完全去除金属化层在蚀刻这些层的操作期间将被去除，因为它们对矩阵的电子操作无用；原则上，绝缘层在沉积随后的导电层前，在蚀刻阶段并不被去除(尽管对某些层来说，原理上可以这么做)，但它们在均匀地去除区域MP上绝缘层的厚度的步骤期间，将被完全去除。
从这一点以及直到这一去除操作为止，绝缘平面化层不一定是透明的，因为它们将被去除。实际上，它们仍然具有与在前层(透明氧化硅)相同的属性。
因此，在已经蚀刻金属层M2后，在芯片上均匀地沉积第五绝缘平面化层IS5(具有约1微米的厚度)。它在区域ZE中被蚀刻以便特别地定义用于与下面的导电层M2接触的孔。
沉积和蚀刻具有约0.6微米的厚度的第三导电(铝)层M3。它仅保留在区域ZE中。
在芯片上均匀地沉积并在区域ZE中蚀刻具有约1微米厚度的第六绝缘平面化层IS6，以便定义用于与下面的导电层接触的孔。
具有约0.6微米的厚度的第四导电层M4均匀地沉积在芯片上，该层被蚀刻，并从区域MP被去除。
原则上，在这一阶段，在芯片上均匀地沉积具有约2微米的厚度的第七绝缘层IS7，但这不是必须的，因为能用在挖出区域MP后沉积的平面化层代替它。
然后，执行去除位于区域MP上的部分绝缘层的厚度的操作，这一厚度对这一区域中的电操作是不必要的。通过保护区域ZE的掩膜执行这一操作。将绝缘层挖空到调整到所需值的深度，或直到检测到存在于区域MP中的最后一个金属层，即，这一例子中的层M2露出为止。
在这一操作期间，绝缘层IS5、IS6和IS7完全或几乎完全从区域MP消失(少量的层IS5可以局部存在)。
在芯片的整个表面上沉积绝缘平面化层PL1。
然后具有约2微米厚度的滤色器FC的层可以被沉积并蚀刻、并从区域ZE去除以及仅剩下位于区域MP上。随后，在进一步平面化步骤后，可以在矩阵MP上形成微透镜(每个彩色像素具有一个透镜)。
在均匀地从区域MP去除绝缘层后，区域MP中绝缘层的累积高度H1明显地小于区域ZE中的累积高度H2，产生区域MP内图5中可见的凹陷。滤色器沉积在这一凹陷中，因此具有低于现有技术的、在硅表面之上的高度H1。
权利要求
1.一种在平面半导体衬底(30)上产生的集成图象传感器，所述传感器包括在所述衬底的表面的第一区域(MP)中的光敏单元矩阵以及在第二区域(ZE)中的外围电路，所述传感器由几层绝缘层(IS1至IS7)与被蚀刻的导电层(M1至M4)交替的层叠而产生，其中，所述绝缘层的层叠用作为用于被蚀刻的导电层的平面化层，所述传感器的特征在于，存在于所述第一区中的绝缘层的在半导体衬底之上的累积高度小于所述第二区域中绝缘层的累积高度。
2.如权利要求1所述的图象传感器，其特征在于，在所述第一区域中用作平面化层的绝缘层的数量少于所述第二区域中用作平面化层的绝缘层的数量。
3.如权利要求1或2所述的图象传感器，其特征在于，该图象传感器包括同时存在于所述第一区域(MP)和所述第二区域(ZE)中的几层导电层(SIP1、SIP2、M1、M2)，以及仅存在于所述第二区域(ZE)中的其他另外的层(M3、M4)。
4.如在前任何一个权利要求所述的图象传感器，其特征在于，该图象传感器包括在所述第一区域的绝缘层之上的滤色器的拼接，存在于所述第一区域中所述滤色器之下的绝缘和导电层的层叠的厚度小于存在于所述第二区域中绝缘和导电层的层叠的厚度。
5.如在前任何一个权利要求所述的图象传感器，其特征在于，在所述第二区域中比在所述第一区域中至少多包括两个金属层(M3、M4)。
6.一种用于制做图象传感器的方法，在这一方法中，连续地在半导体衬底上沉积和蚀刻与透明绝缘层交替的几个导电层，以便一方面定义出集成电路芯片的第一区域(MP)中的光敏矩阵，另一方面定义出芯片的第二区域(ZE)中的外围电路，所述绝缘层在所述导电层被沉积和蚀刻后特别用作为平面化层，所述方法的特征在于，在所述芯片的整个表面上沉积绝缘和导电层，然后以各自的图形蚀刻每个层，绝缘层的厚度在所述光敏矩阵上被均匀地去除，以及在所述外围电路上被保留。
7.如权利要求1所述的方法，其特征在于，所去除的绝缘层厚度为在这一去除步骤时，存在于所述芯片上的绝缘层厚度的至少30％，以及最好是至少50％。
8.如权利要求6和7的任何一个所述的方法，其特征在于，所述光敏矩阵由包括用于这一区域的最后一个金属层(M2)的几个导电层形成，其特征还在于在这一最后一层后，在所述芯片的整个表面上沉积平面化层，随后是另外的交替导电和绝缘层，这些导电层的蚀刻仅将这些层留在所述第二区域中，以及其特征还在于去除绝缘层厚度的步骤在于去除绝缘层，达到露出所述光敏矩阵的所述最后一个金属层的程度。
9.如权利要求9所述的方法，其特征在于，所述去除步骤之后，是沉积透明平面化层的步骤。
10.如权利要求6至9的任何一个所述的方法，其特征在于，在所述去除步骤和所述沉积透明平面化层的可选步骤后，滤色器的拼接放置就位。
全文摘要
本发明涉及制做图象传感器，特别是涉及彩色图象传感器。图象传感器包括区域MP，其中包括光敏矩阵，将被转换成电信号的图象投射在该光敏矩阵上，以及外部区域ZE，该外部区域ZE包括用于驱动该矩阵或用于处理图象信号的电子电路。在衬底30上形成用于产生矩阵和外围电路的导电层和绝缘层的层叠后，在沉积滤色器的拼接之前，仅在矩阵的区域MP中去除绝缘层的基本厚度以便降低滤色器相对于光敏区域的高度H1。这导致对比度和色度学方面的提高。
文档编号H01L23/367GK1555578SQ02818064
公开日2004年12月15日 申请日期2002年9月10日 优先权日2001年9月14日
发明者路易·布里索, 路易 布里索, 索利耶, 阿梅代·索利耶 申请人:Atmel格勒诺布尔公司