专利名称：导线结合结构和连接到微电子电路小片的方法
技术领域：
本发明总的涉及微电子电路小片以及封装这样的器件，更具体的，本发明涉及导线结合结构和电连接到微电子电路小片的方法。
背景技术：
微电子电路小片、半导体晶片等等通常容纳在称为封装件或者封装的保护覆盖物中。形成在封装件上的管脚通过结合导线电连接到形成在电路小片或者芯片的基底或者间层电介质中的相应的焊盘。然后，使用封装件的管脚将微电子电路小片连接到安装在电路板上的插座中，或者在一些设计中，封装件的管脚可以直接连接到电路板或者其它基底上。
形成在电路小片的间层电介质中的焊盘通常由铜形成，且结合导线通常由铝或者金形成。当暴露到诸如空气之类的氧化环境中时，铜和铝都会在暴露的表面上形成一薄氧化物层。铜易于连续氧化，铝不会。在铝和铜连接之间的氧化层会增加由铜焊盘和铝结合导线形成的导电通路的电阻。通过将铝结合导线直接连接到铜焊盘形成的电接触的强度随着时间的流逝也会机械地变弱和变坏。
另外，当暴露到诸如那些用于测试微电子电路小片、电路板等等之类的高温中，或者在那些可能经历高温和氧化环境的专门的应用中时，铝和铜可以相互反应。暴露到诸如达到大约200℃摄氏度或者更高之类的高温中会引起在铝结合导线和铜焊盘之间形成的连接不稳定，导致结合的断裂和断开，或者导致随着时间的流逝更容易变坏的结合。高温还可以引起增加的金属氧化和增加铜与铝的结合或者连接之间的电阻。虽然在大多数应用中不期望经历这样的高温，但是微电子电路小片和电路在这样的温度下测试，以确保这些器件和它们的连接随着时间的流逝和在所有正常环境条件下的可靠性和稳定性。
在图1中显示了一种已知的导线结合结构100。铜结合焊盘102形成在封装件105的间层电介质104中。氮化硅钝化层106可以形成在间层电介质104的表面108和铜结合焊盘102的顶部表面110上。聚酰亚胺钝化层112可以形成在氮化硅层106上。开口114形成在聚酰亚胺层112和氮化硅层106中，以暴露铜结合焊盘102的顶部表面110的至少一部分。第一薄的钽阻挡层116形成在铜焊盘102的顶部表面110上，第二较厚的铝层118形成在钽阻挡层116上。钽阻挡层116和第二铝层118必须被蚀刻，以形成导线结合结构100。然后，铝结合导线120接附到第二层118。因此，该导线结合结构100需要多层界面，包括第一阻挡层116来接触铜焊盘102，第二铝层118来与铝结合导线120接触。形成和蚀刻这些层116和118的每一层需要额外的加工步骤和材料，这增加了生产的成本和时间。
因此，由于上述的原因，以及当阅读和理解了本说明书时会明白的其它原因，所以需要一种在铝结合导线和铜焊盘之间只包括单层导电材料的导线结合结构。另外，需要这样一种导线结合结构，即，其在铝结合导线和铜焊盘之间形成稳定的坚固的结合或者连接，且其可以承受氧化环境和高温，以及随着时间的流逝和在大多数操作条件下可以维持其完整性。
图1是在铝结合导线和铜结合焊盘之间包括多层界面的现有技术的导线结合结构。
图2是根据本发明的连接到微电子电路小片的导线结合结构的截面图。
图3A-3I示出了形成根据本发明的连接到微电子电路小片的导线结合结构的操作。
图4是制造微电子电路小片封装件的方法的流程图，包括通过根据本发明的导线结合结构将封装件连接到微电子电路小片。
具体实施例方式
在下面的优选实施例的详细描述中，参考形成其一部分的附图，且在这些附图中通过示例来显示实现本发明的具体的实施例。应该理解，可以利用其它的实施例，且在不偏离本发明的范围的情况下可以进行结构改变。
图2是根据本发明的连接到微电子电路小片200的导线结合结构206的截面图。图2示出了通过根据本发明的导线结合结构或者组件206连接到微电子电路小片200或者集成电路的微电子电路小片封装件202的局部视图。微电子电路小片200的导线结合结构206包括铜结合焊盘204，其形成在间层电介质210的表面208或者微电子电路小片200的基底上。第一钝化层212可以形成在间层电介质210的表面208和铜结合焊盘204上。层212可以是氮化硅或者类似物。第二钝化层214可以形成在第一层212上。该第二钝化层214可以是聚酰亚胺或者类似物。开口216形成在第一和第二钝化层214和216中，以暴露铜结合焊盘204的顶部表面218的至少一部分。一层导电材料220形成在铜结合焊盘204的顶部表面218和第二钝化层214上。结合导线222通过结合到导电层220来接附到微电子电路小片200。结合导线222可以通过诸如超声楔形焊接或者类似方式的标准的铝焊接过程来结合到导电层220。
可以使用不同的材料来形成导电层220，包括钯、铂和金，其可以通过无电镀覆来形成；然而，在高温条件下和在氧化环境中，用于导电层220的钝化钛层结合铜结合焊盘204和铝结合导线222提供了上好的性能和稳定性。在形成具有最小线路内电阻的牢固而可靠的电连接中，钛与铜和铝都兼容。另外，在选定的温度下，退火微电子电路小片封装件200持续预定时间周期，引起导电层220或者钛钝化层与铝结合导线222反应，以形成在氧化环境中或者在具有达到大约350℃或者更高的高温的环境中不会断裂、断开或者腐蚀的更加稳定的电连接。发现大约400℃的选定退火温度和至少大约10秒的预定时间周期引起钛层220与铝结合导线222反应，形成在测试条件下稳定的连接。
多个结合导线222通常连接到微电子电路小片200。每个结合导线连接到形成在电路小片200的间层电介质210中的多个结合焊盘204中的相应的一个。因此，导电层220的部分可以根据预定的图案来选择性地去除，以形成多个单独的电触点224，每个电触点覆盖且连接到多个铜结合焊盘204的相关的一个。在结合导线222通过楔形焊接过程或者类似方式来接附或者结合到电触点224以后，每个电触点224将相关的铜焊盘204结合到相应的结合导线222。
图3A-3I示出了形成根据本发明的图2的导线结合结构或者组件206的操作，以将集成电路或者微电子电路小片200的结合焊盘204连接到微电子电路小片封装件202。在图3A中，与图2中的铜结合焊盘204相同的铜结合焊盘304形成在微电子电路小片300的间层电介质310或者基片中。该铜结合焊盘304可以通过任何已知的方法来形成，诸如通过光刻技术和蚀刻或者类似技术来在间层电介质310的顶部表面308中形成孔311，然后通过电镀或者类似的技术来沉积铜。
在图3B中，第一钝化层312可以形成在间层电介质310的表面308和铜结合焊盘304上。该第一钝化层312可以是氮化硅或者类似的钝化材料。在图3C中，第二钝化层314可以形成在第一钝化层312上。该第二钝化层314可以是聚酰亚胺或者类似的钝化材料。在图3D中，通过该第一和第二钝化层312和314形成开口316，以暴露该铜结合焊盘304的顶部表面318的至少一部分。开口316可以使用光刻技术和机械或者化学去除过程或者蚀刻来形成，以去除第一和第二钝化层312和314的部分。
在图3E中，导电材料的覆盖层320形成为与铜结合焊盘304的顶部表面318接触且在第二钝化层314上。在沉积导电材料的覆盖层320以前，铜结合焊盘304的顶部表面318最好应该没有任何氧化。可以使用稀乙酸浸渍来清除铜结合焊盘304的顶部表面318的任何氧化。根据本发明，导电材料覆盖层320最好是钛钝化层，以形成铜结合焊盘304和铝结合导线222(图2)之间的稳定的结合或者接触。该钛覆盖层320可以通过溅镀来形成。钛层的厚度可以从几百纳米到几微米。在图3F中，光致抗蚀剂材料层321形成在导电材料覆盖层320上。该光致抗蚀剂层321可以使用标准的光致抗蚀剂过程来曝光和显影，以形成覆盖下面的导电覆盖层320的预定图案。该形成图案的光致抗蚀剂层321覆盖和保护下面的导电覆盖层320的覆盖和接触结合焊盘或者多个结合焊盘304的部分。在图3G中，导电覆盖层320的没有被光致抗蚀剂层321覆盖和保护的部分通过机械蚀刻、化学蚀刻或者其它方式来选择性地去除，以根据预定的图案形成导电层320。包括过氧化氢、氢氧化铵和水的湿化学蚀刻可以用来去除钛导电或者钝化层320的没有保护的部分。在图3H中，剩下的光致抗蚀剂层321被去除或者去掉，以从导电材料层320形成电触点324。在图3I中，铝结合导线322通过超声楔形焊接或者类似方式来接附或者结合到电触点324。尝试了金的球焊接技术，但是没有提供与钛导电层320的充分的附着。
在图3I中显示的导线结合结构326可以在选定的温度下退火持续预定的时间周期，以在铝结合导线322、电触点324和铜结合焊盘304之间形成坚固的稳定的结合。对于钛电触点324，该选定的温度可以是大约400℃，该预定的时间周期可以是至少大约10秒，以促使铝结合导线322和钛触点324之间的反应。
虽然在图3A-3I中的本发明描述为单个结合导线322连接到单个结合焊盘304，但是应该注意，典型的电路小片200(图2)具有多个要被连接到图3A-3I中的多个结合焊盘204或者304的在图3A-3I中的结合导线222或者322。因此，参考图3A-3I描述的操作同样地应用到多个结合导线322和结合焊盘304。
图4是制造微电子电路小片封装件202的方法400的流程图，其包括通过类似于在图2和3中显示的导线结合结构206或者326将封装件202连接到微电子电路小片200或者300。块402提供或者形成包括多个结合导线222的微电子电路小片封装件202。块404将多个结合导线222的每一个连接或者结合到形成在电路小片200的基底或者间层电介质210的表面208中的多个结合焊盘204的相应的一个。为了将多个结合导线222的每一个连接或者结合到多个结合焊盘204相应的一个，在块406中，多个开口216形成在至少一层钝化材料212和214中，以暴露多个结合焊盘204的每一个的顶部表面218的至少一部分。在块408中，最好是钛的导电材料层224形成为通过开口216与多个结合焊盘204的每一个的顶部表面218接触。在块410中，导电材料层224的部分根据预定的图案选择性地去除，以形成多个分离的电触点224。每个电触点224电连接到多个结合焊盘204的相应的一个。在块412中，微电子电路小片202的多个结合导线222的每一个电连接到多个分离的电触点224的相应的一个，且在块414中，该完成的微电子电路小片封装件200可以在选定的温度下退火持续预定的时间周期。对于铝结合导线222和钛触点224，该选定的温度大约为400℃，持续大约10秒。
尽管这里示出了和描述了具体的实施例，但是本领域中的普通技术人员会理解，任何想要达到相同目的的装置可以替代显示的具体实施例。本申请意在覆盖本发明的任何改变或者变化。因此，本发明只由权利要求书和它的等价物限定。
权利要求
1.一种导线结合结构，其包括基底；形成在该基底的表面上的铜焊盘；与该铜焊盘接触的导电层；以及结合到该导电层的结合导线，其中，该导电层包括一种材料，以在氧化环境和具有达到至少大约350℃的温度的环境的至少一种环境中在结合导线和铜焊盘之间提供稳定的接触。
2.如权利要求1的导线结合结构，其特征在于该导电层包括单层钛。
3.如权利要求1的导线结合结构，其特征在于该导电层具有在大约几百纳米和几个微米之间的厚度。
4.如权利要求1的导线结合结构，其特征在于该结合导线包括铝。
5.如权利要求1的导线结合结构，其特征在于该导电层包括钛，且该结合导线包括铝，其中该钛导电层和该铝结合导线在选定的温度下退火持续预定的时间周期。
6.如权利要求1的导线结合结构，还包括形成在基底上的至少一层钝化材料，且包括形成在其中的开口，该导电层通过该开口接触铜焊盘。
7.如权利要求1的导线结合结构，还包括形成在基底的表面上的第一层氮化硅；以及形成在该第一层上的第二层聚酰亚胺，其中，开口形成在第一层氮化硅和第二层聚酰亚胺中，该导电层通过该开口接触铜焊盘。
8.如权利要求1的导线结合结构，其特征在于该基底是微电子电路小片的中间电介质层。
9.一种导线结合结构，其包括基底；形成在该基底的表面上的铜焊盘；形成在该基底上且覆盖该铜焊盘的至少一层钝化材料；形成在该至少一层钝化材料上且通过形成在该至少一层钝化材料中的开口与该铜焊盘接触的单层导电材料；以及结合到该单层导电层的结合导线，其中，该结合导线与铜焊盘的材料不同，且该单层导电材料提供提供在结合导线和铜焊盘之间的附着。
10.如权利要求9的导线结合结构，其特征在于该单层导电材料包括钛。
11.如权利要求9的导线结合结构，其特征在于该结合导线包括铝。
12.如权利要求9的导线结合结构，其特征在于该单层导电材料包括钛，且该结合导线包括铝，其中该单层导电材料和该结合导线在选定的温度下退火持续预定的时间周期。
13.如权利要求9的导线结合结构，其特征在于该至少一层钝化材料包括第一层氮化硅；以及形成在该第一层上的第二层聚酰亚胺。
14.一种微电子电路小片，其包括基底；多个形成在该基底上的铜结合焊盘；形成在该基底上且覆盖该多个铜结合焊盘的至少一层钝化材料；多个电触点，每个电触点由单层导电层形成，多个电触点的每一个通过形成在至少一层钝化材料中的开口连接到多个铜结合焊盘的相应的一个；以及多个结合导线，每个结合到多个电触点中的相应的一个。
15.如权利要求14的微电子电路小片，其特征在于多个电触点的每一个包括钛。
16.如权利要求14的微电子电路小片，其特征在于多个结合导线的每一个包括铝。
17.如权利要求14的微电子电路小片，其特征在于每个电触点包括钛，且多个结合导线的每一个包括铝，其中，该微电子电路小片在选定的温度下退火持续预定的时间周期。
18.如权利要求14的微电子电路小片，其特征在于该基底是微电子电路小片的间层电介质。
19.一种制造与微电子电路小片的电连接的方法，其包括在微电子电路小片的表面中形成铜焊盘；在电路小片的表面和铜焊盘上形成至少一层钝化材料；在至少一层钝化材料中形成开口，以暴露至少一部分铜焊盘；形成一层通过该开口与铜焊盘接触的导电材料；以及将结合导线接附到该层导电材料，以形成导线结合组件，其中，该层导电材料包括一种材料，以在氧化环境和具有达到至少大约350℃的温度的环境的至少一种环境中在结合导线和铜焊盘之间提供稳定的接触。
20.如权利要求19的方法，其特征在于在至少一层钝化材料中形成开口包括机械去除和化学去除材料中的至少一种。
21.如权利要求19的方法，其特征在于形成该层导电材料包括形成单层钛。
22.如权利要求19的方法，还包括选择性地去除该层导电材料的部分，以形成预定的图案。
23.如权利要求19的方法，还包括在选定的温度下退火该导线结合组件持续预定的时间周期。
24.如权利要求19的方法，其特征在于将结合导线接附到该层导电材料包括楔形焊接。
25.一种制造微电子电路小片封装件的方法，其包括提供微电子电路小片；以及将多个结合导线的每一个电连接到形成在该微电子电路小片的表面中的多个铜焊盘的相应的一个，其中，将每个结合导线连接到多个铜焊盘的相应的一个包括在至少一层钝化材料中形成多个开口，以暴露多个铜焊盘的每一个的至少一部分，形成一层通过这些开口与多个铜焊盘的每一个接触的导电材料，选择性地去除该层导电材料的部分，以形成该层导电材料的多个分离的电触点，每个分离的电触点连接到多个铜焊盘的相应的一个，以及将多个结合导线的每一个电连接到该层导电材料的多个分离的电触点的相应的一个，以形成微电子电路小片封装件，其中，该层导电材料包括一种材料，以在氧化环境和具有达到至少大约350℃的温度的环境的至少一种环境中在多个结合导线的每一个和多个铜焊盘的相应的一个之间提供稳定的接触。
26.如权利要求25的方法，其特征在于形成该层导电材料包括形成单层钛。
27.如权利要求25的方法，其特征在于将多个结合导线的每一个电连接到多个分离的电触点的相应的一个包括楔形焊接。
28.如权利要求25的方法，还包括在选定的温度下退火该微电子电路小片封装件持续预定的时间周期。
全文摘要
一种导线结合结构包括形成在微电子电路小片的表面上或者表面中的铜焊盘。包括与该铜焊盘接触的导电层，且结合导线结合到该导电层。该导电层由一种材料形成，以在氧化环境和具有达到至少大约350℃的温度的环境的至少一种环境中在结合导线和铜焊盘之间提供稳定的接触。
文档编号H01L21/603GK1582495SQ02820665
公开日2005年2月16日 申请日期2002年10月17日 优先权日2001年10月18日
发明者D·丹尼尔森, P·帕卢达, R·格莱克斯纳, R·奈克 申请人:英特尔公司