专利名称：半导体的堆栈门及其制造方法
技术领域：
本发明是有关于一种半导体组件及其制造方法，且特别是有关于一种半导体的堆栈门及其制造方法，其可避免多晶硅化金属产生孔洞、剥离。
背景技术：
公知的半导体的堆栈门的结构，是在基底上形成一二氧化硅层，并在二氧化硅层上先沉积一多晶硅层。由于多晶硅的电阻高，所以通常会再沉积一层厚度相当的硅化钨层来增进其导电性。之后，再将上述的硅化钨层与多晶硅层图案化，以形成一堆栈结构。之后，再于堆栈结构的侧壁形成间隙壁。通常，在形成间隙壁之前，为了能修补硅化钨层与多晶硅层在蚀刻过程中所造成的晶格缺陷，会先进行一胞再氧化程序(cell reoxidation process)，再于堆栈结构的侧壁形成间隙壁。
公知的胞再氧化程序是在晶片加载反应室或炉管时即通入氧气。由于氧气的氧化速率非常高，因此，很容易与硅化钨中的硅产生反应，使得硅化钨中产生孔洞。当孔洞的情况严重时，硅化钨层会与多晶硅层剥离，使得工艺的合格率下降。
发明内容
本发明的目的就是在提供一种半导体的堆栈门的制造方法与结构，以解决公知氧扩散进入多晶硅化金属层所产生的孔洞、剥离的问题。
本发明的又一目的是在提供一种氧化程序，以解决公知在氧化步骤时，氧化速率太快所造成氧扩散进入多晶硅化金属层而产生孔洞、剥离的问题。
本发明提出一种半导体的堆栈门的制造方法，此方法是在一基底上依序形成一门介电层、一多晶硅层与一硅化金属层。接着，图案化硅化金属层、多晶硅层与门介电层，以形成一堆栈结构。之后，进行一氧化程序，以于堆栈结构的表面上依序形成一阻障层与一氧化硅层。其后，在基底上形成一间隙壁材料层，以覆盖氧化硅层。接着，回蚀刻间隙壁材料层、氧化硅层与阻障层，以裸露出硅化金属层的表面，留下堆栈门的侧壁的阻障层与氧化硅层并形成一间隙壁。
上述氧化程序包括一加载阶段(loading stage)、一升温阶段(ramping stage)与一氧化阶段(oxidation stage)。加载阶段其所使用的气体选自于一第一气体族群，第一气体族群为含氮气体，但不含氧气。升温阶段，其所使用的气体选自于一第二气体族群，第二气体族群为含氮气体，但不含氧气。氧化阶段，其所使用的气体选自于氢气与氧气所组成的族群。
依照本发明较佳实施例所述，上述的加载阶段的第一气体族群包括NH3、N2O与NO。上述的升温阶段的第二气体族群包括NH3、N2O与NO。上述的氧化阶段的气体为H2和O2或O2。
本发明提出一种氧化程序，适于用以在一已形成一含硅层的基底上依序形成一阻障层与一氧化层。氧化程序包括一加载阶段、一升温阶段以及一氧化阶段。其中加载阶段与升温阶段的氧化速率低于氧化阶段的氧化速率。
本发明更提供一种半导体堆栈门，此堆栈门包括一基底、一堆栈结构、一阻挡层、与一氧化硅层。其中堆栈结构包括依序堆栈在基底上的一门介电层、一多晶硅层与一硅化金属层。阻挡层、氧化层依序配置于堆栈结构的侧壁上。
由于本发明的氧化程序的加载阶段与升温阶段所使用的气体不含有氧气，因此，可以有效地降低氧化速率，并且可在堆栈结构的侧壁上先形成一层阻障层。当进入氧化阶段时，由于阻障层的阻隔，因此氧气不会迅速与硅化金属层中的硅反应而产生孔洞、剥离的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1至图5是依照本发明一较佳实例所绘示的半导体的堆栈门的制造流程剖面示意图。
图6为本发明较佳实施例的氧化程序的温度与时间的关系图。
100基底102、102a门介电层
104、104a多晶硅层106、106a硅化金属层108、108a阻障层110、110a氧化硅层112间隙壁材料层114间隙壁120堆栈结构A加载阶段B升温阶段C氧化阶段具体实施方式
图1至图5为本发明一较佳实施例的半导体的堆栈门的制造流程剖面示意图。
请参照图1，首先在基底100上依顺序形成一门介电层102、一多晶硅层104与一硅化金属层106。其中门介电层102的材质例如是二氧化硅，其形成的方法例如是热氧化法。多晶硅层104的材质例如是多晶硅；形成的方法例如是化学气相沉积法。硅化金属层106的材质例如是硅化钨；形成的方法例如是化学气相沉积法。
之后，请参照图2，在硅化金属层106上形成一图案化的光阻层(未绘示)，并以光阻层作为蚀刻罩幕，蚀刻硅化金属层106、多晶硅层104与门介电层102，以形成由图案化的硅化金属层106a、多晶硅层104a与门介电层102a所构成的堆栈结构120。
继之，请参照图3，进行一氧化程序例如是一胞再氧化程序(CellReoxidation)，以在堆栈结构120的表面上依序形成一阻障层108与一氧化硅层110。阻障层108的厚度例如10埃至50埃之间，阻障层108的材质例如是氮氧化硅。氧化硅层110的厚度例如是80埃至150埃之间。
请参照图6，上述氧化程序包括一加载阶段A、一升温阶段B与一氧化阶段C。加载阶段A与升温阶段B是在没有氧的周围环境之下操作，且加载阶段A与升温阶段B的氧化速率例如是低于氧化阶段C。加载阶段A其所使用的第一气体族群例如是NH3、N2O与NO。升温阶段B其所使用的第二气体族群例如是与第一气体族群相同者，例如是NH3、N2O与NO。升温阶段B的升温速度例如是每分钟2℃至5℃之间，升温时间例如是在40分钟至100分钟之间。氧化阶段C所使用的气体例如是O2和H2或是O2，其氧化时间例如是在10分钟至20分钟之间。氧化阶段C结束之后，再降低温度。
接着，请参照图4，进行氧化程序之后，接着在基底100上形成一间隙壁材料层112，以覆盖氧化硅层110。间隙壁材料层112的材料例如是氧化硅或氮化硅，其形成的方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。
接下来，请参照图5，回蚀刻间隙壁材料层112、氧化硅层110与阻障层108。以裸露出硅化金属层106a的表面，留下堆栈门120的侧壁的阻障层108a与氧化硅层110a并形成间隙壁114。其蚀刻方式例如是非等向性蚀刻。
完成上述半导体的制造流程之后，可得一堆栈门。此堆栈门包括一基底100、一堆栈结构120、一阻挡层108a、一氧化硅层110a与一间隙壁114。其中堆栈结构120包括依序堆栈在基底100上的一门介电层102a、一多晶硅层104a与一硅化金属层106a。阻挡层108a、氧化硅层110a与间隙壁114依序配置在堆栈结构的侧壁上与部份基底100上。
由于本发明的氧化程序的加载阶段与升温阶段所使用的气体不含有氧气，因此，可以有效地降低氧化速率，并且可在堆栈结构的侧壁上先形成一层阻障层。当进入氧化阶段时，由于阻障层的阻隔，因此氧气不会迅速与硅化金属层中的硅反应而产生孔洞、剥离的问题。
权利要求
1.一种半导体堆栈门的制造方法，其特征是，该方法包括在一基底上依序形成图案化的一门介电层、一多晶硅层与一硅化金属层；以及进行一氧化程序，以于该堆栈结构的表面上依序形成一阻障层与一氧化硅层。
2.如权利要求1所述的半导体堆栈门的制造方法，其特征是，该阻障层的材质包括氮氧化硅。
3.如权利要求2所述的半导体堆栈门的制造方法，其特征是，该氧化程序包括一加载阶段，其所使用的气体选自于一第一气体族群，该第一气体族群为含氮气体，但不含氧气；一升温阶段，其所使用的气体选自于一第二气体族群，该第二气体族群为含氮气体，但不含氧气；以及一氧化阶段，其所使用的气体选自于氢气与氧气所组成的族群。
4.如权利要求3所述的半导体堆栈门的制造方法，其特征是，该第一气体族群包括NH3、N2O与NO。
5.如权利要求3所述的半导体堆栈门的制造方法，其特征是，该第二气体族群包括NH3、N2O与NO。
6.如权利要求3所述的半导体堆栈门的制造方法，其特征是，该加载阶段与该升温阶段所使用的气体相同。
7.如权利要求1所述的半导体堆栈门的制造方法，其特征是，该方法更包括于该基底上形成一间隙壁材料层，以覆盖该氧化硅层；以及回蚀刻该间隙壁材料层、该氧化硅层与该阻障层，以裸露出该硅化金属层的表面，留下该堆栈门的侧壁的该阻障层与该氧化硅层并形成一间隙壁。
8.一种氧化程序，适于用以在一已形成一含硅层的基底上依序形成一阻障层与一氧化层，其特征是，该程序包括一加载阶段；一升温阶段；以及一氧化阶段，其中该加载阶段与该升温阶段的氧化速率低于该氧化阶段的氧化速率。
9.如权利要求8所述的氧化程序，其特征是，该加载阶段所使用的气体选自于一第一气体族群，该第一气体族群为含氮气体，但不含氧气；该升温阶段所使用的气体选自于一第二气体族群，该第二气体族群为含氮气体，但不含氧气；以及该氧化阶段所使用的气体选自于氢气与氧气所组成之族群。
10.如权利要求9所述的氧化程序，其特征是，该第一气体族群包括NH3、N2O与NO。
11.如权利要求9所述的氧化程序，其特征是，该第二气体族群包括NH3、N2O与NO。
12.如权利要求8所述的氧化程序，其特征是，该加载阶段与该升温阶段所使用的气体相同。
13.一种半导体堆栈门，其特征是，包括一基底；一多晶硅层，位于该基底上；一门介电层，位于该多晶硅层与该基底之间；一硅化金属层，位于该多晶硅层上，其中该硅化金属层、该多晶硅层与该门介电层构成一堆栈结构；一阻挡层，覆盖该堆栈结构的侧壁与部分该基底的表面；以及一氧化硅层，覆盖于该阻挡层的表面上。
14.如权利要求13所述的半导体堆栈门，其特征是，该阻挡层的材质包括氮氧化硅。
15.如权利要求14所述的半导体堆栈门，其特征是，该阻挡层的厚度在10埃至50埃之间。
16.如权利要求15所述的半导体堆栈门，其特征是，该氧化硅层的厚度在80埃至150埃之间。
17.如权利要求13所述的半导体堆栈门，其特征是，该硅化金属层的材质包括硅化钨。
18.如权利要求13所述的半导体堆栈门，其特征是，更包括一间隙壁，其位于该堆栈结构侧壁的该氧化硅层的表面上，使该阻挡层与该氧化硅层介于该堆栈结构与该间隙壁之间。
全文摘要
一种半导体的堆栈门及其制造方法，此方法先在基底上依序形成一门介电层、一多晶硅层与一硅化金属层，之后，再将其图案化，以形成一堆栈结构。随后，进行一氧化程序，以在堆栈结构的表面上依序形成一阻障层与一氧化硅层。之后，在基底上形成一间隙壁材料层，然后，回蚀刻间隙壁材料层、氧化硅层与阻障层，以裸露硅化金属层的表面，留下堆栈门的侧壁的阻障层与氧化硅层并形成一间隙壁。由于本发明在堆栈结构与间隙壁中多形成了一层阻障层，所以在进行氧化程序以形成氧化硅层时，氧气不易渗入多晶硅层与硅化金属层之间，因此，本发明可以解决公知多晶硅化金属产生孔洞、剥离的缺点。
文档编号H01L21/02GK1705083SQ200410042688
公开日2005年12月7日 申请日期2004年5月31日 优先权日2004年5月31日
发明者姚俊敏, 施学浩, 陈光钊, 涂瑞能 申请人:旺宏电子股份有限公司