专利名称：一种减少钨化学机械研磨微刮痕的工艺的制作方法
技术领域：
本发明涉及半导体制造工艺，尤其是一种减少钨化学机械研磨(W CMP)过程中容易产生微刮痕的工艺。
背景技术：
在半导体制造工艺中，CMP(Chemical Mechanical Polishing，化学机械研磨)是一种先进的、主要的工艺过程，尤其是对于超大型集成电路制造工艺中的表面平坦化，是不可或缺的薄膜平坦化技术。
在1980年代末期，W CMP，即钨的化学机械研磨技术被应用到内存和逻辑产品的量产中，以取代干式蚀刻在钨插塞(Tungesten Plug)工艺中的角色。与一般得SiO2CMP最大的区别在于所使用的研磨浆的成分。
CMP工艺主要的缺陷是残留在芯片表面的残留研浆、刮痕等。这些缺陷，会导致金属介电层产生短路或开路的情形，影响整个半导体工艺的良率。例如，CMP工艺本来就很“脏”，因为微刮痕，在高温、有空气存在的环境下，在后续的工序中线和线之间会锈，产品质量降低(高漏电流)，或者短路。
为了解决微刮痕等的缺陷问题，不断有许多新的研磨颗粒，新的研磨材质，以及新的工艺等技术出现，例如美国专利6,350,694解决铜表面研磨的问题，中国专利申请02120608.2解决钨金属的研磨工艺问题。
可以说，去除/减少微刮痕是目前CMP工艺的一个重要课题。
发明内容
本发明的目的在于提供一种可以减少微刮痕的W CMP工艺，克服传统技术的缺点，确保半导体产品的电性能和制造过程的良率。
W CMP进行钨插塞制作的主要流程为提供一半导体基底(Semiconductor substrate)，包含若干个氧化层隔绝的单元结构，包含内金属介电层，通过SiO2经干式蚀刻挖出的窗洞露出来金属表面；然后，以LPCVD(低温化学气相沉积)法所制作的金属钨沉积到晶片表面，并且填入前面挖出的窗洞，和内金属接触导通。金属钨的沉积厚度一般为5000～10000。接下来，进行W CMP，在该步骤中，对钨的研磨速率，比对SiO2要快得多。为了确保SiO2层的表面不会有任何未被磨除的钨金属残留，通常会进行适当的“过度研磨”，但这样往往会使部分钨插塞的表面高度略低于SiO2层。为了避免后续工序中的麻烦，往往会在另一个研磨台上，进行进一步的加工“氧化层磨光(OxideBuffing)”，适度调降SiO2层的高度，适度凸出钨插塞。
本发明是通过调整工艺步骤来实现的，其工艺步骤如下在内金属层(内导电层)经挖出窗洞露出以后，在沉积金属钨以前，需要先有光阻阻隔，然后开金属化沟槽，然后再进行W CVD.
本发明是光刻胶(PR，Photo Resist)涂布之前，先以LP CVD的方法在氧化膜(Oxide film)表面沉积一层SiN衬底，然后再进行阻隔、开沟槽和W CVD.
因为W CMP工艺过程对低压SiN的选择比(selectivity)高于对氧化层，所以可以避免或减少留下微刮痕。这样，有了SiN膜层就避免金属介电层的短路，可以很好的控制产品的质量。大大节约了工艺时间与成本。
图1a-1d为通常的工艺流程示意图，图2a-2d为本发明的工艺流程示意图。
其中，附图标记说明如下11，11’-SiO2介电层12，12’-内金属M013，13’-光阻14，14’-窗洞40，40’-钨金属沉积层42，42’-钨插塞
30-氮化硅薄膜具体实施方式
为了更好地理解本发明的工艺，给出了一个实施例，参见图2a-2d。
如图2a所示，本发明提供的半导体基底上包括SiO2介电层11，窗洞14用以露出内金属M0 12，在其表面以LP CVD(低压化学气相沉积)方法形成厚度为100～200的SiN膜层；然后进行光阻涂布，微影等常规的工艺，覆上光阻13；下一步是M0 TRENCH，用蚀刻方法，然后去除光阻，如图2b所示，窗洞14此时已完全符合制作钨插塞的要求；接下去进行W CVD，沉积一层钨40，并填满窗洞形成钨插塞42，如图2c所示；然后是CMP工序，表面的一层钨40被磨去了，如图2d所示。
因为W CMP工序中，对钨的研磨速率高于对氧化硅的研磨速率，所以钨被快速磨掉了。又因为氧化硅层的表面上有一层薄薄的氮化硅，CMP工艺对氮化硅的选择性比较高，所以在对钨金属进行适度的过研磨时，氮化硅薄膜30优先于氧化硅层11被磨掉。因为氮化硅薄膜30的厚度仅为100～200，在研磨以后就只有很薄的一层，对后续工序几乎不产生影响，又避免了W CMP工序以后留下的表面微刮痕。
本发明简单有效地用一层低压氮化硅衬底解决了CMP工艺的微刮痕问题，避免M0与M0之间的短路，提高良率，成本也远比现有技术中解决微刮痕的方法低，其优点是十分明显的。
对实施例的描述仅仅是为帮助理解本发明，而不是用来限制本发明的。任何本领域技术人员均可以利用本发明的思想进行一些改动和变化，例如氮化硅层的厚度也可以是150，300但只要其技术手段没有脱离本发明的思想和要点，仍然在本发明的保护范围之内。
权利要求
1.一种减少钨化学机械研磨微刮痕的工艺，提供一半导体基底，其制作钨插塞的主要步骤有光阻涂布、微影，蚀刻，用W CVD方法沉积钨金属，用W CMP工艺磨去表面的钨金属，完成钨插塞的制作，其特征在于，在进行光阻涂布，微影以前还包括一个沉积一氮化硅薄膜的步骤。
2.如权利要求1所述的减少钨化学机械研磨微刮痕的工艺，其特征在于，所述的氮化硅薄膜是以低压CVD的方法沉积的。
3.如权利要求1所述的减少钨化学机械研磨微刮痕的工艺，其特征在于，所述的氮化硅薄膜的厚度为100-300。
4.如权利要求1所述的减少钨化学机械研磨微刮痕的工艺，其特征在于，所述的氮化硅薄膜的厚度为150-300。
5.如权利要求1所述的减少钨化学机械研磨微刮痕的工艺，其特征在于，所述的氮化硅薄膜的厚度为100-200。
全文摘要
一种减少钨化学机械研磨微刮痕的工艺，提供一半导体基底，其制作钨插塞的主要步骤有光阻涂布、微影，蚀刻，用W CVD方法沉积钨金属，用W CMP工艺磨去表面的钨金属，完成钨插塞的制作，其特征在于，在进行光阻微影以前还包括一个沉积一氮化硅薄膜的步骤。因为W CMP工艺过程对SiN的选择比高于对氧化层，所以可以避免或减少留下微刮痕。这样，有了SiN膜层就避免金属导电层的短路，可以很好的控制产品的质量。大大节约了工艺时间与成本。
文档编号H01L21/302GK1755903SQ20041006676
公开日2006年4月5日 申请日期2004年9月28日 优先权日2004年9月28日
发明者王明卿 申请人:中芯国际集成电路制造(上海)有限公司