专利名称：改善热载子注入效应的方法
技术领域：
本发明涉及一种改善热载子注入效应(Hot Carrier Injection Effect；HCIEffect)的方法，特别涉及一种通过增加铝焊垫(Al Pad)的图案密度来缩短铝焊垫的蚀刻时间以改善热载子注入效应的方法。
背景技术：
在半导体工艺中，当电子在电场中时，电子因正电位的吸引会加速而得到动能，此具有高动能的电子即称为热载子。举例而言，当金氧半导晶体管(MOS Transistor)的通道长度缩短时，若施加的电压大小维持不变，则通道内的横向电场将会上升。如此一来，通道内的电子受到电场的加速后，电子的能量获得大幅提升。由于这些受到电场加速的电子所具有的能量较其它处于热平衡状态下的电子所具有的能量还高，尤其在通道与漏极接合的区域，因此称为热载子。当元件产生热载子效应时，元件的电性呈现不稳定状态，而导致元件的电性可靠度下降。
此外，随着半导体元件的微缩化趋势，元件因受到电阻电容延迟(RCDelay)增加的影响，而使得其运算速度明显减慢。因此，在半导体工艺进入深亚微米甚至纳米级的此时，面对更高集成度的电路设计，目前均采用低电阻的铜(Cu)金属来当作导线材料，以有效改善电阻电容延迟的现象。
除了电阻较低的优势外，以铜金属作为导线材料的集成电路元件可承受更密集的电路排列，而可大幅缩减金属层数量。如此一来，不仅可降低生产成本，还可提升元件的运算速度。铜具有较佳的抗电致迁移(Electronmigration)能力，因此以铜金属作为导线的元件的另一项优势为，此元件具有更长的寿命及较佳的稳定性。
然而，半导体的铜工艺相当容易引发电荷效应(Charging Effect)。在半导体的铜工艺进行期间，举凡沉积以及蚀刻等利用等离子体方式来进行的步骤，等离子体中的带电原子团或带电离子相当容易残留，并顺着内连线侵入元件的堆叠结构中，进而积聚在元件中。这样电荷积聚的效应，无法利用额外的回火(Anneal)步骤来予以消减。于是，积聚在元件中的等离子体电荷会导致更为严重的热载子注入效应，而使得元件的热载子退化时间大幅缩短。如此一来，元件的电性稳定度将大幅滑落，导致元件的可靠度明显下降，工艺合格率不佳。
发明内容
本发明的目的是提供一种改善热载子注入效应的方法，其在蚀刻铝焊垫时，除了原有的图案外，再额外设置空置图案(Dummy Pattern)，以增加铝焊垫的图案密度。因此，可大幅缩短铝焊垫的蚀刻时间。
本发明的另一目的是提供一种改善热载子注入效应的方法，可缩短铝焊垫的蚀刻时间，因此可有效减少蚀刻等离子体伤害元件的时间。
本发明的又一目的是提供一种改善热载子注入效应的方法，可大幅缩减等离子体作用的时间，因此可减少等离子体中的带电载子在元件中的积聚量。如此一来，可延长元件的热载子注入的时间，改善元件的电性可靠度。
根据本发明的上述目的，提出一种改善热载子注入效应的方法，至少包括下列步骤首先提供一基材，其中此基材上至少已形成一栅极以及多个金属内连线层堆叠在上述的栅极上。接着，形成一导电层覆盖在上述的金属内连线层上。然后，进行一蚀刻步骤，以形成一焊垫层位于部分的金属内连线层上，其中此焊垫层至少包括多个电路图案以及多个空置图案，且此焊垫层具有一图案密度。
依照本发明一较佳实施例，金属内连线层的材质较佳为铜，且焊垫层的材质较佳为铝。而且，形成焊垫层所进行的蚀刻步骤较佳是利用等离子体蚀刻的方式。此外，焊垫层的图案密度较佳是大于20％。
具体地说，本发明提供一种改善热载子注入效应(HCI Effect)的方法，包括提供一基材；以及形成一焊垫层位于部分的该基材上，其中该焊垫层包括所需的多个电路图案以及多个空置图案(Dummy Patterns)，且该焊垫层具有一图案密度。
根据上述构想的改善热载子注入效应的方法，其中该基材上已形成一栅极以及堆叠在该栅极上的多个金属内连线层。
根据上述构想的改善热载子注入效应的方法，其中所述金属内连线层的材质为铜(Cu)。
根据上述构想的改善热载子注入效应的方法，其中该焊垫层的材质为铝(Al)。
根据上述构想的改善热载子注入效应的方法，其中形成该焊垫层的步骤还包括形成一焊垫材料层覆盖在该基材上；以及进行一蚀刻步骤，以去除部分的该焊垫材料层，而在该基材上形成所述电路图案以及所述空置图案。
根据上述构想的改善热载子注入效应的方法，其中该蚀刻步骤利用一等离子体蚀刻方式。
根据上述构想的改善热载子注入效应的方法，其中该基材上还包括多个切割巷，且所述空置图案位于所述切割巷上。
根据上述构想的改善热载子注入效应的方法，其中该焊垫层的该图案密度大于20％。
本发明还提供一种改善热载子注入效应的方法，包括提供一基材，其中该基材上已形成一栅极以及多个金属内连线层堆叠在该栅极上；形成一导电层覆盖在所述金属内连线层上；以及对该导电层进行一蚀刻步骤，以形成一焊垫层位于部分的所述金属内连线层上，其中该焊垫层包括多个电路图案以及多个空置图案，且该焊垫层具有一图案密度。
根据上述构想的改善热载子注入效应的方法，其中所述金属内连线层的材质为铜。
根据上述构想的改善热载子注入效应的方法，其中该导电层的材质为铝。
根据上述构想的改善热载子注入效应的方法，其中该蚀刻步骤利用一等离子体蚀刻方式。
根据上述构想的改善热载子注入效应的方法，其中该基材上还包括多个切割巷，且所述空置图案位于所述切割巷上。
根据上述构想的改善热载子注入效应的方法，其中该焊垫层的该图案密度大于20％。
本发明还提供一种改善热载子注入效应的方法，包括提供一基材，其中该基材上已形成一栅极以及多个铜内连线层堆叠在该栅极上；以及形成一铝焊垫层位于部分的所述铜内连线层上，其中该铝焊垫层包括多个电路图案以及多个空置图案，且该铝焊垫层具有一图案密度。
根据上述构想的改善热载子注入效应的方法，其中形成该铝焊垫层的步骤还包括形成一铝层覆盖在所述铜内连线层上；以及进行一蚀刻步骤，以去除部分的该铝层，而在所述铜内连线层上形成所述电路图案以及所述空置图案。
根据上述构想的改善热载子注入效应的方法，其中该蚀刻步骤利用一等离子体蚀刻方式。
根据上述构想的改善热载子注入效应的方法，其中该基材上还包括多个切割巷，且所述空置图案位于所述切割巷上。
根据上述构想的改善热载子注入效应的方法，其中该铝焊垫层的该图案密度大于20％。
本发明还提供一种改善热载子注入效应的方法，包括提供一基材，其中该基材上已形成一栅极以及多个铜内连线层堆叠在该栅极上；形成一铝层覆盖在所述铜内连线层上；以及进行一蚀刻步骤，以形成一铝焊垫层位于部分的所述铜内连线层上，其中该铝焊垫层包括多个电路图案以及多个空置图案，且该铝焊垫层具有一图案密度，且该铝焊垫层的该图案密度大于20％。
根据上述构想的改善热载子注入效应的方法，其中该蚀刻步骤利用一等离子体蚀刻方式。由于额外加入数个空置图案，可增加焊垫层的图案密度。如此一来，可大幅缩减焊垫层的等离子体蚀刻时间，进而减短等离子体伤害元件的时间。因此，可降低等离子体的带电载子在元件上的积聚量，有效改善元件的热载子注入效应，延缓热载子注入的时间。
图1绘示依照本发明一较佳实施例的一种元件结构的剖面图。
图2绘示依照本发明一较佳实施例的一种焊垫层的俯视图。
100基材102漏极104源极106栅极介电层108栅极110介电层112插塞114金属层
116介电层118插塞120金属层122介电层124插塞 126金属层128焊垫材料层130焊垫层132电路图案 134空置图案具体实施方式
本发明揭示一种改善热载子注入效应的方法，通过增加铝焊垫的图案密度，来缩减等离子体蚀刻的时间。因此，可降低等离子体对元件的伤害，而改善元件的热载子注入效应，进而达到提升元件的电性可靠度的目的。为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图1与图2。
请参照图1，图1绘示依照本发明一较佳实施例的一种元件结构的剖面图。本发明的改善热载子注入效应的方法首先提供半导体的基材100。再利用比如快速热氧化的方式于基材100的表面上形成一层薄薄的栅极介电层106。待栅极介电层106形成后，利用比如化学气相沉积(Chemical VaporDeposition；CVD)的方式形成栅极108覆盖在栅极介电层106上，其中栅极108的材质可为金属或多晶硅(Polysilicon)等导电材料。随后，利用比如光刻与蚀刻的方式定义栅极108与栅极介电层106的堆叠结构，而暴露出部分的基材100。定义出栅极108与栅极介电层106的图案后，利用比如离子注入(Implantation)的方式于栅极介电层106与栅极108的堆叠结构侧边下方的基材100中形成源极104与漏极102。
接着，利用比如化学气相沉积的方式形成介电层110覆盖在栅极介电层106与栅极108的堆叠结构、源极104、漏极102与基材100上。介电层110形成后，利用比如光刻、蚀刻、沉积、以及化学机械研磨(Chemical MechanicalPolishing；CMP)等技术，以双重金属镶嵌(Dual Damascene)的方式于介电层110中形成接触的插塞(Plug)112以及金属层114。其中，插塞112以及金属层114构成内连线层，且插塞112与源极104电性接触，而金属层114与插塞112电性接触。金属层114与插塞112的材料可比如为铜。
金属层114与插塞112形成后，利用比如化学气相沉积的方式，形成介电层116覆盖在介电层110以及金属层114上。接着，同样地利用比如光刻、蚀刻、沉积、以及化学机械研磨等技术，以双重金属镶嵌的方式于介电层116中形成与金属层114电性接触的插塞118以及与插塞118电性接触的金属层120。其中，插塞118以及金属层120构成内连线层，且金属层120与插塞118的材料可比如为铜。
相同地，待金属层120与插塞118形成后，利用比如化学气相沉积的方式，形成介电层122覆盖在介电层116以及金属层120上。然后，利用比如光刻、蚀刻、沉积、以及化学机械研磨等技术，以双重金属镶嵌的方式于介电层122中形成与金属层120电性接触的插塞124以及与插塞124电性接触的金属层126。其中，插塞124以及金属层126构成内连线层，且金属层126与插塞124的材料可比如为铜。
完成金属层126与插塞124后，利用比如沉积的方式形成焊垫材料层128覆盖在介电层122以及金属层126上，而形成如图1所示的结构。其中，焊垫材料层128的材质较佳可比如为铝。在此实施例中，有3个内连线层，即插塞112与金属层114、插塞118与金属层120构、以及插塞124与金属层126，然而内连线层的数量可依元件需求予以调整，本发明不在此限。
请参照图2，图2绘示依照本发明一较佳实施例的一种焊垫层的俯视图。焊垫材料层128形成后，利用比如光刻以及蚀刻工艺，移除部分的焊垫材料层128并暴露出部分的介电层122，以将所需的电路图案132以及额外的空置图案134转移至焊垫材料层128中，而形成由电路图案132与空置图案134所构成的焊垫层130。其中，上述的蚀刻工艺采用干式蚀刻(Dry Etching)方式，比如等离子体蚀刻技术。此外，额外设置的空置图案134较佳是位于基材100的切割巷(未绘示)上方。
在焊垫层130中，电路图案132与空置图案134的面积占整个焊垫材料层128的面积较佳是控制在大于20％。也就是说，焊垫层130所具有的电路图案132与空置图案134于焊垫材料层128上的图案密度较佳是控制在大于20％。
由于空置图案134的设置，可有效增加焊垫层130的图案密度。于是，在蚀刻焊垫材料层128时，焊垫材料层128的蚀刻面积就会因空置图案134的加入而减少。由于蚀刻所需的时间会随着欲蚀刻的面积的大小而变化，欲蚀刻的面积愈大，蚀刻所需的时间会随之增加。因此，焊垫材料层128的蚀刻面积的减少可缩短焊垫材料层128的等离子体蚀刻的时间。
在本发明的一较佳实施例中，当加入的空置图案134所提供的面积使焊垫层130的图案密度从原先的2％至15％增加至50％时，焊垫材料层128的等离子体蚀刻的时间可从约130秒缩减至46秒左右。
本发明的一特征就是在焊垫层上，除了原先的电路图案外，再于切割巷上额外设置数个空置图案，而将焊垫层的图案密度提升至超过20％。如此一来，可大幅缩短焊垫材料层的等离子体蚀刻时间，除了可缩减等离子体伤害元件的时间外，还可有效降低等离子体中带电电荷在元件中的积聚数量。带电电荷在元件中的积聚数量的减少，可延缓元件的热载子注入效应的发生，于是可有效地改善元件的热载子注入效应。
由上述本发明较佳实施例可知，本发明的一优点是因为在蚀刻铝焊垫时，除了焊垫原有的电路图案外，还于切割巷上额外设置数个空置图案，来增加焊垫的图案密度，因此可缩短焊垫的蚀刻时间。
由上述本发明较佳实施例可知，本发明的又一优点就是因为通过控制图案的设置可缩短焊垫的蚀刻时间，因此可缩减蚀刻等离子体对元件的作用时间，而减少蚀刻等离子体伤害元件的时间，达到减轻等离子体对元件的伤害的目的。
由上述本发明较佳实施例可知，本发明的另一优点是因为可大幅缩减等离子体作用的时间，于是可大幅降低等离子体中的带电载子在元件中的积聚量。因此，可延缓元件的热载子注入效应的发生，进而达到改善元件的电性可靠度的目的。
虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附权利要求的界定为准。
权利要求
1.一种改善热载子注入效应的方法，其中包括提供一基材；以及形成一焊垫层位于部分的该基材上，其中该焊垫层至少包括所需的多个电路图案以及多个空置图案，且该焊垫层具有一图案密度。
2.如权利要求1所述的改善热载子注入效应的方法，其特征在于，该基材上至少已形成一栅极以及堆叠在该栅极上的多个金属内连线层。
3.如权利要求2所述的改善热载子注入效应的方法，其特征在于，所述金属内连线层的材质为铜。
4.如权利要求1所述的改善热载子注入效应的方法，其特征在于，该焊垫层的材质为铝。
5.如权利要求1所述的改善热载子注入效应的方法，其特征在于，形成该焊垫层的步骤还包括形成一焊垫材料层覆盖在该基材上；以及进行一蚀刻步骤，以去除部分的该焊垫材料层，而在该基材上形成所述电路图案以及所述空置图案。
6.如权利要求5所述的改善热载子注入效应的方法，其特征在于，该蚀刻步骤利用一等离子体蚀刻方式。
7.如权利要求1所述的改善热载子注入效应的方法，其特征在于，该基材上还至少包括多个切割巷，且所述空置图案位于所述切割巷上。
8.如权利要求1所述的改善热载子注入效应的方法，其特征在于，该焊垫层的该图案密度大于20％。
9.一种改善热载子注入效应的方法，其中包括提供一基材，其中该基材上至少已形成一栅极以及多个金属内连线层堆叠在该栅极上；形成一导电层覆盖在所述金属内连线层上；以及对该导电层进行一蚀刻步骤，以形成一焊垫层位于部分的所述金属内连线层上，其中该焊垫层至少包括多个电路图案以及多个空置图案，且该焊垫层具有一图案密度。
10.如权利要求9所述的改善热载子注入效应的方法，其特征在于，所述金属内连线层的材质为铜。
11.如权利要求9所述的改善热载子注入效应的方法，其特征在于，该导电层的材质为铝。
12.如权利要求9所述的改善热载子注入效应的方法，其特征在于，该蚀刻步骤利用一等离子体蚀刻方式。
13.如权利要求9所述的改善热载子注入效应的方法，其特征在于，该基材上还至少包括多个切割巷，且所述空置图案位于所述切割巷上。
14.如权利要求9所述的改善热载子注入效应的方法，其特征在于，该焊垫层的该图案密度大于20％。
15.一种改善热载子注入效应的方法，其中包括提供一基材，其中该基材上至少已形成一栅极以及多个铜内连线层堆叠在该栅极上；以及形成一铝焊垫层位于部分的所述铜内连线层上，其中该铝焊垫层至少包括多个电路图案以及多个空置图案，且该铝焊垫层具有一图案密度。
16.如权利要求15所述的改善热载子注入效应的方法，其特征在于，形成该铝焊垫层的步骤还包括形成一铝层覆盖在所述铜内连线层上；以及进行一蚀刻步骤，以去除部分的该铝层，而在所述铜内连线层上形成所述电路图案以及所述空置图案。
17.如权利要求16所述的改善热载子注入效应的方法，其特征在于，该蚀刻步骤利用一等离子体蚀刻方式。
18.如权利要求15所述的改善热载子注入效应的方法，其特征在于，该基材上还至少包括多个切割巷，且所述空置图案位于所述切割巷上。
19.如权利要求15所述的改善热载子注入效应的方法，其特征在于，该铝焊垫层的该图案密度大于20％。
20.一种改善热载子注入效应的方法，其中包括提供一基材，其中该基材上至少已形成一栅极以及多个铜内连线层堆叠在该栅极上；形成一铝层覆盖在所述铜内连线层上；以及进行一蚀刻步骤，以形成一铝焊垫层位于部分的所述铜内连线层上，其中该铝焊垫层至少包括多个电路图案以及多个空置图案，且该铝焊垫层具有一图案密度，且该铝焊垫层的该图案密度大于20％。
21.如权利要求20所述的改善热载子注入效应的方法，其特征在于，该蚀刻步骤利用一等离子体蚀刻方式。
全文摘要
一种改善热载子注入效应(Hot Carrier InjectionEffect；HCI Effect)的方法，包括步骤提供一基材；以及形成一焊垫层位于部分的该基材上，其中该焊垫层包括所需的多个电路图案以及多个空置图案(Dummy Patterns)，且该焊垫层具有一图案密度。该方法在半导体的铜工艺中，于蚀刻铝焊垫(AlPad)时，设置多个空置图案(Dummy Patterns)，以缩短铝焊垫的蚀刻时间。因此，可降低蚀刻的等离子体对元件的伤害，进而可延长元件的热载子注入的退化时间。
文档编号H01L21/3205GK1638048SQ20041007133
公开日2005年7月13日 申请日期2004年7月20日 优先权日2003年12月22日
发明者简财源, 忻斌一 申请人:台湾积体电路制造股份有限公司