专利名称：半导体器件的单元沟道离子的注入方法
技术领域：
本发明总体涉及一种半导体器件的单元沟道离子的注入方法，更明确地，涉及一种如下半导体器件的单元沟道离子的注入方法，其中对单元区域中的位线接触区域以及一沟道区域的邻近该位线接触区域的边缘部分执行两次单元沟道注入工艺，而对该单元区域的其余部分仅执行一次单元沟道注入工艺，以减少储存节点接触区域中的泄漏电流并改善该器件的更新特性。
背景技术：
随着半导体器件集成的发展，增加半导体器件的集成密度已经成为非常重要的因素。然而，改善各器件的特性也已成为同等重要的因素。特定言之，器件的更新特性对器件的操作具有重大的影响。为了改善器件的更新特性，已提出一种最优化沟道离子注入或源极/漏极结离子注入的方法。然而，该方法在改善器件更新特性方面具有其自身限制。因此，需要一种用于降低储存节点接触区域中的泄漏电流的方法，以便克服该限制。
发明内容
本发明要解决的技术问题是提供一种用于注入半导体器件的单元沟道离子的方法，其中对一单元区域中的一位线接触区域以及一沟道区域的邻近该位线接触区域的边缘部分实行两次单元沟道注入工艺，而对单元区域的其余部分仅实行一次单元沟道注入工艺，以使该位线接触区域与一沟道区域的边缘部分的杂质浓度高于该单元区域的其它部位。
为了达成本发明的上述目的，提供一种用于注入半导体器件的单元沟道离子的方法，该半导体器件具有一包括一单元区域的半导体衬底，该方法包含执行一单元沟道离子注入工艺的步骤，其中在该单元区域的第一部分中注入两次单元沟道离子并在该单元区域的第二部分中注入一次单元沟道离子，以使该第一区域的杂质浓度高于该第二区域的杂质浓度，其中该单元区域的该第一部分包括一位线接触区域以及一沟道区域的邻近该位线接触区域的一边缘部分，并且该单元区域的第二部分包括该单元区域的其余部分，而不包括该单元区域的该第一部分。
根据本发明的一方面，该单元沟道离子注入工艺包括执行第一单元沟道注入工艺，以将一杂质注入该单元区域的第一部分与第二部分的该半导体衬底的一表面中；形成一光致抗蚀剂膜图案，以曝露该单元区域的该第一部分；使用该光致抗蚀剂膜图案作为一离子注入掩模，执行一第二单元沟道注入工艺，以将一杂质注入该单元区域的该第一部分；以及移除该光致抗蚀剂膜图案。
根据本发明的另一方面，该单元沟道离子注入工艺包括形成一光致抗蚀剂膜图案，以曝露该单元区域的该第一部分；使用该光致抗蚀剂膜图案作为一离子注入掩模，执行第一单元沟道注入工艺，以将一杂质注入该单元区域的该第一部分；移除该光致抗蚀剂膜图案；以及执行第二单元沟道注入工艺，以将一杂质注入该单元区域的第一部分与第二部分的该半导体衬底的一表面中。
图1A至1C是说明一种根据本发明用于注入半导体器件的单元沟道离子的方法的平面与断面图；图2是一说明根据本发明的方法制造的半导体器件的阈值电压与暂停更新时间的曲线图。
附图标记说明100半导体衬底110有源区域120器件隔离膜130、160杂质注入区域150光致抗蚀剂膜图案170字线具体实施方式
以下将参考附图详细说明本发明。
图1A至1C是说明一种根据本发明用于注入半导体器件的单元沟道离子的方法的平面与断面图，其中右边的断面图是沿左边平面图的线I-I’所截取的断面。
参考图1A，经由一传统的器件隔离工艺，在一半导体衬底100的一单元区域中形成定义一有源区域110的一器件隔离膜120。该单元区域包括第一部分与第二部分。该单元区域的第一部分包括一位线接触区域以及一沟道区域的邻近该位线接触区域的一边缘部分，而该单元区域的第二部分包括该单元区域的除该单元区域的第一部分之外的其余部分。
然后，执行第一单元沟道注入工艺，以将一杂质注入包括该单元区域的第一部分与第二部分的半导体衬底100的整个表面，从而形成一杂质注入区域130。
参考图1B，在半导体衬底100上形成一光致抗蚀剂膜图案150，其曝露该位线接触区域以及该沟道区域的邻近该位线接触区域的边缘部分，即，该单元区域的第一部分。该光致抗蚀剂膜图案150可能是如图1B所示的线条图案。优选地，光致抗蚀剂膜图案150所曝露的沟道区域的边缘部分的宽度小于一字线(未显示)的宽度。亦即，藉由第二单元沟道注入工艺(图1B中的箭头所表示)所形成的杂质注入区域160与字线重迭的区域的宽度(图1C中的WOL所表示)小于字线的宽度。
然后，使用该光致抗蚀剂膜图案150作为一离子注入掩模，对半导体衬底100实行第二单元沟道注入工艺，以将杂质注入该单元区域的第一部分，从而形成一杂质注入区域160。优选地，第二单元沟道注入工艺的剂量是第一单元沟道注入工艺的剂量的0.1至10倍。第一单元沟道注入工艺中所用的杂质可能与第二单元沟道注入工艺所用的杂质相同或不同。
在位线接触区域以及沟道区域的邻近位线接触区域的边缘部分(即单元区域的第一部分)中，藉由第一与第二单元沟道注入工艺注入两次杂质，而在该单元区域的其余部分(即该单元区域的第二部分)中，则仅藉由第一单元沟道注入工艺注入一次杂质，以使该单元区域的第一部分的杂质浓度高于该单元区域的其它部位的杂质浓度。
参考图1C，移除光致抗蚀剂膜图案150，然后形成一字线170与一源极/漏极区域(未显示)。
如本发明一具体实施例，第一与第二单元沟道注入工艺的顺序可互换。亦即，在第一单元沟道注入工艺之前，于半导体衬底上形成一光致抗蚀剂膜图案，其曝露该位线接触区域以及该沟道区域的邻近该位线接触区域的边缘部分，然后移除该光致抗蚀剂膜图案，以执行一第二单元沟道注入工艺，而无需任何离子注入掩模，以便在该半导体衬底的整个表面上注入一杂质。根据该具体实施例，该第一单元沟道注入工艺的剂量优选是该第二单元沟道注入工艺的剂量的0.1至10倍。
图2是一说明根据本发明的方法制造的半导体器件的阈值电压与暂停更新时间的曲线图。
参考图2，第1段与第2段分别表示藉由改变第一与第二单元沟道注入工艺的剂量而获得的阈值电压与更新时间。如图2所示，根据本发明的方法制造的半导体器件具有相同的阈值电压，而其更新时间则改善10至27％。
如上所述，根据本发明，使用一离子注入掩模对该单元区域中的位线接触区域以及沟道区域的邻近该位线接触区域的边缘部分实行两次选择性单元沟道注入工艺，而对该单元区域的其余部分则仅实行一次单元沟道注入工艺，以便将储存节点接触区域的杂质浓度保持在较低量，从而降低泄漏电流并改善器件的更新特性。
权利要求
1.一种用于注入半导体器件的一单元沟道离子的方法，该半导体器件具有包括一单元区域的一半导体衬底，该方法包括执行一单元沟道离子注入工艺的步骤，其中在该单元区域的一第一部分中注入两次该单元沟道离子，而在该单元区域的一第二部分中注入一次该单元沟道离子，以使该第一区域的杂质浓度高于该第二区域的杂质浓度，其中该单元区域的该第一部分包括一位线接触区域以及一沟道区域的邻近该位线接触区域的一边缘部分，而该单元区域的该第二部分包括该单元区域的其余部分而不包括该单元区域的该第一部分。
2.如权利要求1所述的方法，其中该单元沟道离子注入工艺包括执行一第一单元沟道注入工艺，以将一杂质注入该单元区域的该第一部分与该第二部分中该半导体衬底的一表面中；形成一光致抗蚀剂膜图案，以曝露该单元区域的该第一部分；使用该光致抗蚀剂膜图案作为一离子注入掩模，以执行一第二单元沟道注入工艺，以将一杂质注入该单元区域的该第一部分；以及移除该光致抗蚀剂膜图案。
3.如权利要求1所述的方法，其中该单元沟道离子注入工艺包括形成一光致抗蚀剂膜图案，以曝露该单元区域的该第一部分；使用该光致抗蚀剂膜图案作为一离子注入掩模，以执行一第一单元沟道注入工艺，以将一杂质注入该单元区域的该第一部分；移除该光致抗蚀剂膜图案；以及执行一第二单元沟道注入工艺，以将一杂质注入该单元区域的该第一部分与该第二部分中该半导体衬底的一表面中。
4.如权利要求2及3中任一项所述的方法，其中该光致抗蚀剂膜图案包括一线条图案。
5.如权利要求2及3中任一项所述的方法，其中藉由该光致抗蚀剂膜图案所曝露的一沟道区域的邻近该位线接触区域的边缘部分的宽度小于一字线的宽度。
6.如权利要求2所述的方法，其中该第二单元沟道注入工艺的剂量是该第一单元沟道注入工艺的剂量的0.1至10倍。
7.如权利要求3所述的方法，其中该第一单元沟道注入工艺的剂量是该第二单元沟道注入工艺的剂量的0.1至10倍。
8.如权利要求2及3中任一项所述的方法，其中该第一单元沟道注入工艺的杂质与该第二单元沟道注入工艺的杂质相同或不同。
全文摘要
本发明公开一种用于注入半导体器件的单元沟道离子的方法。根据该方法，使用一离子注入掩模对该单元区域中的位线接触区域以及沟道区域的邻近该位线接触区域的边缘部分执行两次选择性单元沟道注入工艺，而对该单元区域的其余部分则仅执行一次单元沟道注入工艺，以便将储存节点接触区域的杂质浓度保持在较低水平，从而使该储存节点接触区域的泄漏电流最小。
文档编号H01L21/265GK1744280SQ20041010491
公开日2006年3月8日 申请日期2004年12月24日 优先权日2004年9月2日
发明者李元畅, 宣佑景 申请人:海力士半导体有限公司