专利名称：具有良好界面附着性的迭层结构的制作方法
技术领域：
本实用新型是有关于一种半导体迭层结构，特别是有关于一种具有良好界面附着性的迭层结构，以防止在化学机械研磨制程(chemical mechanicpolishing，CMP)中或封装制程(packaging)中，介电层之间或介电层与金属层间发生剥离的现象。
背景技术：
半导体集成电路的制程是将特定电路所需的各种电子组件和线路，缩小制作在一小面积基底上。其中，各个组件必须藉由适当的金属内联机(interconnect)来作电性连接。而形成于最外侧的金属层再经打线机(bonder)以金属线将该金属层连接于导架(lead frame)的相对应的导脚，以作为内部电路与外接信号导脚间的接口。
一般所谓金属化制程(metallization)，是除了制作各层导线图案之外，并藉由介层洞(contact/via)，以作为组件接触区与导线之间，或是多层导线之间联系的信道。随集成电路的积集度增加，芯片表面无法提供足够的面积来制作所需的内联机，因而多重金属内联机的制作便成为集成电路所必须采用的方式，其中又以镶嵌(damascene)制程为目前主要的金属内联机制程。
现有的镶嵌制程主要是在界定出连接内联机的镶嵌结构区域后，再在隔离内联机的介电层(例如蚀刻终止层/低介电材料层/介电抗反射层(dielectricanti-reflection coating，DARC)表面以及镶嵌结构的内壁形成一扩散阻障层，然后再以导电性较佳的金属材料，例如铜、铝、钨、或铝铜合金等填入上述镶嵌结构。最后，以化学机械研磨法(chemical mechanic polishing，CMP)将镶嵌结构外的多余金属材料和阻障层研磨去除，完成内联机的制作。
然而，由于镶嵌制程中各个介电层之间或是介电层与金属层之间附着性不佳，在上述CMP制程以及后续封装打线制程期间所产生的应力将造成各层之间发生剥离(delamination)现象或是在介电层中发生龟裂，而使组件的可靠度降低。传统上，为了解决附着性不佳的问题，通常会实施沉积前处理，例如热处理、电浆处理、或是化学液浸泡。不幸地，这些处理容易对介电层或是金属层造成损害，同样不利于组件可靠度的提升。
发明内容
有鉴于此，本实用新型的目的在于提供一种具有良好界面附着性的迭层结构，其藉由电子束照射于介电层之间界面或是介电层与金属层间的界面，使其产生交联(curing)作用，藉以改善界面附着性而防止在化学机械研磨制程中或封装制程中，介电层之间或介电层与金属层之间发生剥离或是龟裂的现象，进而提升组件的可靠度。
根据上述的目的，本实用新型提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一第一绝缘层、及一第一交联作用区。第一绝缘层形成于基底上。第一交联作用区藉由一第一电子束制程形成于部分的基底中及部分的第一绝缘层中，且邻近基底及第一绝缘层的界面。
其中，此迭层结构更包括一第二绝缘层及一第二交联作用区。第二绝缘层形成于第一绝缘层上。第二交联作用区藉由一第二电子束制程形成于部分的第一绝缘层中及部分的第二绝缘层中，且邻近第一绝缘层及第二绝缘层的界面。
再者，第一及第二电子束制程之电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
又根据上述的目的，本实用新型提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一第一绝缘层、一第二绝缘层、一第三绝缘层、一第一交联作用区、及一第二交联作用区。第一、第二、第三绝缘层依序形成于基底上。第一交联作用区藉由一第一电子束制程形成于部分的第一绝缘层中及部分的第二绝缘层中且邻近第一绝缘层及第二绝缘层的界面，且第二交联作用区藉由一第二电子束制程形成于部分的第二绝缘层中及部分的第三绝缘层中且邻近第二绝缘层及第三绝缘层的界面。
再者，第一及第二电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
又根据上述的目的，本实用新型提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一第一绝缘层、一第二绝缘层、一第三绝缘层、一第一交联作用区、及一第二交联作用区。第一、第二、第三绝缘层系依序形成于基底上。第一交联作用区藉由一电子束制程形成于部分的第一绝缘层中及部分的第二绝缘层中且邻近第一绝缘层及第二绝缘层的界面，且第二交联作用区藉由此电子束制程形成于部分的第二绝缘层中及部分的第三绝缘层中且邻近第二绝缘层及第三绝缘层的界面。
再者，电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
又根据上述的目的，本实用新型提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一导电层、一绝缘层、及一交联作用区。导电层形成于基底上。绝缘层形成于导电层上。交联作用区藉由一电子束制程形成于部分的导电层中及部分的绝缘层中，且邻近导电层及绝缘层的界面。
其中，电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
又根据上述的目的，本实用新型提供一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一绝缘层、一导电层、及一交联作用区。绝缘层形成于基底上。导电层形成于绝缘层上。交联作用区藉由一电子束制程形成于部分的绝缘层中及部分的导电层中，且邻近绝缘层及导电层的界面。
其中，电子束制程的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
图1到图2a及图2b是根据本实用新型第一实施例的利用电子束制程增加界面附着性的方法剖面示意图；图3到图5a及图5b是根据本实用新型第二实施例的利用电子束制程增加界面附着性的方法剖面示意图；图6到图7是根据本实用新型第三实施例的利用电子束制程增加界面附着性的方法剖面示意图；及图8a及图8b是根据本实用新型第四实施例的利用电子束制程增加界面附着性的方法剖面示意图。
符号说明10、12、20、22、30、40～电子束制程；10a、12a、20a、22a、30a、30b、40a、40b～交联作用区；100、200、300、400～基底；102、104、202、204、206、302、304、306、404～绝缘层；402～导电层。
实施方式为让本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下第一实施例以下配合图1到图2a及图2b说明本实用新型第一实施例的利用电子束制程增加界面附着性的方法。首先，请参照图1，提供一基底100，例如硅基底或砷化镓基底等半导体基底。接着，藉由现有的沉积技术，例如化学气相沉积(chemical vapor deposition，CVD)或旋转涂布法(spin coating)，在基底100上形成一绝缘层102。在本实施例中，此绝缘层102可以是作为蚀刻终止层的氮化硅层、作为介电抗反射层(DARC)的氮氧化硅层或氧化硅层、或作为金属层间介电层(interlayer dielectric，IMD)的介电材料或低介电材料，其中介电材料可为由四乙基硅酸盐所形成的氧化层(TEOS oxide)、硼硅玻璃(BPSG)、旋布玻璃(SOG)等，而低介电材料可为掺氟的氧化硅(FSG)、有机硅酸盐玻璃(black diamond)、聚芳烯醚(PAE)、掺氟聚芳烯醚(FLARE)、含氢硅酸盐(HSQ)、及含甲基硅酸盐(MSQ)等。再者，蚀刻终止层的厚度约在50到1000埃的范围；介电抗反射层的厚度约在100到5000埃的范围；及金属层间介电层的厚度约在500到50000埃的范围。
接着，对基底100及绝缘层102的界面实施一电子束制程10，以在其界面处产生交联(curing)作用，使得界面处附近的基底100及绝缘层102的化学键结改变而形成如图中虚线带所示的交联作用区10a。如此一来，基底100及绝缘层102之间的附着性得以增加。在本实施例中，电子束制程10可采用热电子阴极(thermionic cathode)、冷阴极(cold cathode)、或光电阴极(photocathode)等作为电子源。再者，电子束制程10的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
图1a亦绘示出根据本实用新型第一实施例的具有良好界面附着性的迭层结构，其包括一基底100、一绝缘层102、及一交联作用区10a，绝缘层是形成于基底100上。交联作用区10a是藉由电子束制程形成于部分的基底100中及部分的绝缘层102中，且邻近基底100及绝缘层102的界面。
接下来，请参照图2a，当绝缘层102为一种较致密的低介电材料而使电子束不易穿透至界面下方的基底100时，基底100上方可先沉积形成一薄绝缘层102a，例如厚度在10到5000埃的范围，再经由电子束制程10处理之后，接着沉积形成一厚绝缘层102b，例如厚度在500到10000埃的范围。如此一来，即可克服电子束不易穿透的问题并增加基底100与绝缘层102的界面附着性。
另外，请参照图2b，在形成有绝缘层102的基底100上实施电子束制程10之后，接着在绝缘层102上沉积一绝缘层104。之后，可选择性地对绝缘层102及绝缘层104的界面实施一电子束制程12，以在其界面处产生交联(curing)作用而形成如图中虚线带所示的交联作用区12a。如此一来，绝缘层102及绝缘层104之间的附着性得以增加。此处，绝缘层102可为一氮化硅层或氧化硅层且绝缘层104为一低介电材料层；或者，绝缘层102可为低介电材料层且绝缘层104为一氮化硅层或氧化硅层；又或，绝缘层102可为一低介电材料层且绝缘层104为一介电抗反射层。
图2b亦绘示出根据本实用新型第一实施例的另一具有良好界面附着性的迭层结构，其包括一基底100、绝缘层102及104、及交联作用区10a及12a，绝缘层102及104是依序形成于基底100上。交联作用区10a是藉由电子束制程10形成于部分的基底100中及部分的绝缘层102中，且邻近基底100及绝缘层102的界面。交联作用区12a是藉由电子束制程12形成于部分的绝缘层102中及部分的绝缘层104中，且邻近绝缘层102及绝缘层104的界面。
因此，根据本实用新型的方法，可在制作半导体组件时，藉由增加基底与介电层界面或是两介电层界面之间附着性来防止其在CMP制程期间发生剥离或龟裂等现象。再者，相较于现有技术，采用电子束制程来产生交联作用，除了加强界面附着性之外，更可避免介电材料受到损害，可进一步确保介电材料的品质，同时提升组件的可靠度。
第二实施例以下配合图3到图5a及图5b说明本实用新型第二实施例的利用电子束制程增加界面附着性的方法。首先，请参照图3，提供一基底200，例如硅基底或砷化镓基底等半导体基底。接着，藉由现有的沉积技术，例如化学气相沉积法或旋转涂布法，依序在基底200上形成一绝缘层202及一绝缘层204。
接下来，请参照图4a到图5a。同样地，当绝缘层204为一种较致密的低介电材料而使电子束不易穿透至下方的绝缘层202时，绝缘层202上方可先沉积形成一薄绝缘层204a，例如厚度在10到5000埃的范围，如图4a所示。之后，对绝缘层202及薄绝缘层204a的界面实施一电子束制程20，以在其界面处产生交联作用而形成如图中虚线带所示的交联作用区20a。如同第一实施例，在本实施例中，电子束制程20可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程20的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
接下来，请参照图5a，经由电子束制程20处理之后，接着沉积形成一厚绝缘层204b，例如厚度在500到10000埃的范围，以克服电子束不易穿透之问题并增加绝缘层202与绝缘层204的界面附着性。
另外，请参照图4b到图5b。在基底200上依序形成绝缘层202及绝缘层204之后，对绝缘层202及薄绝缘层204的界面实施一电子束制程20，以在其界面处产生交联作用而形成如图中虚线带所示的交联作用区20a。同样地，电子束制程20可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程20的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
接下来，请参照图5b，在绝缘层204上沉积一绝缘层206。之后，可选择性地对绝缘层204及绝缘层206的界面实施一电子束制程22，以在其界面处产生交联作用而形成如图中虚线带所示的交联作用区22a。如此一来，绝缘层204及绝缘层206之间的附着性得以增加。此处，绝缘层204可为一氮化硅层或氧化硅层且绝缘层206为一低介电材料层；或者，绝缘层204可为低介电材料层且绝缘层206为一氮化硅层或氧化硅层；又或，绝缘层204可为一低介电材料层且绝缘层206可为一介电抗反射层。另外，电子束制程22的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
图5b亦绘示出根据本实用新型第二实施例的具有良好界面附着性的迭层结构，此迭层结构包括一基底200、绝缘层202、204、及206、以及交联作用区20a及22a。第一、第二、第三绝缘层是依序形成于基底上。交联作用区20a是藉由电子束制程20形成于部分的绝缘层202中及部分的绝缘层204中且邻近绝缘层202及绝缘层204的界面，且交联作用区22a是藉由电子束制程22形成于部分的绝缘层204中及部分的绝缘层206中且邻近绝缘层204及绝缘层206的界面。
因此，根据本实用新型的方法，可在进行内联机制程时，例如镶嵌制程，藉由增加两介电层界面或是三介电层界面之间附着性来防止其在CMP制程期间发生剥离或龟裂等现象。同时，可避免介电材料受到损害而提升组件的可靠度。
第三实施例以下配合图6到图7说明本实用新型第三实施例的利用电子束制程增加界面附着性的方法。首先，请参照第6图，提供一基底300，例如硅基底或砷化镓基底等半导体基底。接着，藉由现有的沉积技术，例如化学气相沉积法或旋转涂布法，依序在基底300上形成一绝缘层302、一绝缘层304、及一绝缘层306。在本实施例中，绝缘层302、绝缘层304、及绝缘层306可分别为蚀刻终止层、金属层间介电层、抗反射层及其排列组合，且其材质及厚度如先前的实施例所述。
接下来，请参照图7，同时对绝缘层302及绝缘层304的界面以及绝缘层304及绝缘层306的界面实施一电子束制程30，使两界面分别产生交联作用而形成如图中虚线带所示的交联作用区30b及30a。在本实施例中，电子束制程20可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程30的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
图7亦绘示出根据本实用新型第三实施例的具有良好界面附着性的迭层结构。此迭层结构包括一基底、一绝缘层302、304、及306、及交联作用区30a及30b。绝缘层302、304、及306是依序形成于基底300上。交联作用区30a是藉由电子束制程30形成于部分的绝缘层302中及部分的绝缘层304中且邻近绝缘层302及绝缘层304的界面，且交联作用区30b是藉由此电子束制程30形成于部分的绝缘层304中及部分的绝缘层306中且邻近绝缘层304及绝缘层306的界面。
根据本实用新型的方法，可在进行内联机制程时，例如镶嵌制程，仅实施一次电子束制程，除了可具有第二实施例的优点外，更可进一步简化制程步骤而提升产能。
第四实施例以下配合图8a及图8b说明本实用新型第四实施例的利用电子束制程增加界面附着性的方法。首先，请参照图8a，提供一基底400，例如硅基底或砷化镓基底等半导体基底。接着，藉由现有的沉积技术，例如化学气相沉积法，在基底400上形成一导电层402，例如复晶硅层或金属层。接着，藉由如化学气相沉积法或旋转涂布法在导电层402上形成一绝缘层404。在本实施例中，绝缘层404可为一氮化硅层或氧化硅层、低介电材料层、或介电抗反射层，其材质及厚度如先前的实施例所述。之后，对导电层402及绝缘层404的界面实施一电子束制程40，以在其界面处产生交联作用而形成如图中虚线带所示的交联作用区40a。如此一来，导电层402及绝缘层404之间的附着性得以增加。在本实施例中，电子束制程40可采用热电子阴极、冷阴极、或光电阴极等作为电子源。再者，电子束制程30的电子束能量在1到60KeV的范围且电子束剂量在10到50000μC/cm2的范围。
图8a是绘示出本实用新型第四实施例的具有良好界面附着性的迭层结构。此迭层结构包括一基底400、一导电层402、一绝缘层404、及一交联作用区40a。导电层402是形成于基底400上。绝缘层404是形成于导电层402上。交联作用区40a是藉由一电子束制程40形成于部分的导电层402中及部分的绝缘层404中，且邻近导电层402及绝缘层404的界面。
接下来，请参照图8b，对照于图8a，也可在基底400上先形成绝缘层404之后，再在其上形成导电层402。然后，同样对绝缘层404及导电层402的界面实施一电子束制程40，以在其界面处产生交联作用而形成如图中虚线带所示的交联作用区40b。
图8b是绘示出本实用新型第四实施例的另一具有良好界面附着性的迭层结构。此迭层结构包括一基底400、一绝缘层404、一导电层402、及一交联作用区40b。绝缘层404是形成于基底400上。导电层402是形成于绝缘层404上。交联作用区40b是藉由一电子束制程40形成于部分的绝缘层404中及部分的导电层402中，且邻近绝缘层404及导电层402的界面。
因此，根据本实用新型的方法，可在进行内联机制程时，例如镶嵌制程，藉由增加介电层与金属层界面之间附着性来防止其在CMP制程期间发生剥离现象，进而提升组件的可靠度。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此项技艺者，在不脱离本实用新型的精神和范围内，当可作更动与润饰，因此本实用新型的保护范围当视权利要求书范围所界定的为准。
权利要求1.一种具有良好界面附着性的迭层结构，其特征在于，包括一基底；一第一绝缘层，形成于该基底上；以及一第一交联作用区，其藉由一第一电子束制程形成于部分的该基底中及部分的该第一绝缘层中，且邻近该基底及该第一绝缘层的界面。
2.根据权利要求1所述的具有良好界面附着性的迭层结构，其特征在于，更包括一第二绝缘层，形成于该第一绝缘层上；以及一第二交联作用区，其藉由一第二电子束制程形成于部分的该第一绝缘层中及部分的该第二绝缘层中，且邻近该第一绝缘层及该第二绝缘层的界面。
3.根据权利要求2所述的具有良好界面附着性的迭层结构，其特征在于，该第一及该第二电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000μC/cm2的范围。
4.一种具有良好界面附着性的迭层结构，其特征在于，包括一基底；一第一绝缘层，形成于该基底上；一第二绝缘层，形成于该第一绝缘层上；一第三绝缘层，形成于该第二绝缘层上；以及一第一交联作用区及一第二交联作用区，其中该第一交联作用区藉由第一电子束制程形成于部分的该第一绝缘层中及部分的该第二绝缘层中且邻近该第一绝缘层及该第二绝缘层的界面，且该第二交联作用区藉由一第二电子束制程形成于部分的该第二绝缘层中及部分的该第三绝缘层中且邻近该第二绝缘层及该第三绝缘层的界面。
5.根据权利要求4所述的具有良好界面附着性的迭层结构，其特征在于，该第一及该第二电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000μC/cm2的范围。
6.一种具有良好界面附着性的迭层结构，其特征在于，包括一基底；一第一绝缘层，形成于该基底上；一第二绝缘层，形成于该第一绝缘层上；一第三绝缘层，形成于该第二绝缘层上；以及一第一交联作用区及一第二交联作用区，其中该第一交联作用区藉由一电子束制程形成于部分的该第一绝缘层中及部分的该第二绝缘层中且邻近该第一绝缘层及该第二绝缘层的界面，且该第二交联作用区藉由该电子束制程形成于部分的该第二绝缘层中及部分的该第三绝缘层中且邻近该第二绝缘层及该第三绝缘层的界面。
7.根据权利要求6所述的具有良好界面附着性的迭层结构，其特征在于，该电子束制程的电子束能量在1到60KeV的范围，且其电子束剂量在10到50000μC/cm2的范围。
8.一种具有良好界面附着性的迭层结构，其特征在于，包括一基底；一导电层，形成于该基底上；一绝缘层，形成于该导电层上；以及一交联作用区，其藉由一电子束制程形成于部分的该导电层中及部分的该绝缘层中，且邻近该导电层及该绝缘层的界面。
9.根据权利要求8所述的具有良好界面附着性的迭层结构，其特征在于，该电子束制程的电子束能量在1到60KeV的范围，且该电子束制程的电子束剂量在10到50000μC/cm2的范围。
10.一种具有良好界面附着性的迭层结构，其特征在于，包括一基底；一绝缘层，形成于该基底上；一导电层，形成于该绝缘层上；以及一交联作用区，其藉由一电子束制程形成于部分的该绝缘层中及部分的该导电层中，且邻近该绝缘层及该导电层的界面。
专利摘要本实用新型揭示一种具有良好界面附着性的迭层结构。此迭层结构包括一基底、一绝缘层、及一交联作用区。绝缘层形成于基底上。交联作用区是藉由一电子束制程形成于部分的基底中及部分的绝缘层中，且邻近基底及绝缘层的界面。
文档编号H01L21/70GK2705891SQ20042004896
公开日2005年6月22日 申请日期2004年5月27日 优先权日2004年5月27日
发明者包天一, 章勋明 申请人:台湾积体电路制造股份有限公司