专利名称：多晶片堆迭结构的制作方法
技术领域：
本发明涉及一种多晶片堆迭结构，特别涉及一种具有良好电性规划架构，透过金 属填充通道来将多个晶片堆迭设置的多晶片堆迭结构。
背景技术：
为提升半导体封装件的性能与容量，以符合小型或便携式电子产品日益讲求轻薄 短小且高性能的趋势，对于能将晶片高密度化的半导体装置需求亦日趋越高。传统的二维整合式单系统晶片(system-on-chip，S0C)，在业界俗称摩尔定律的帮 助下，通过半导体的制程将晶片上的电晶体越做越小，来让更小型的电子产品能够具有更 佳的性能，但是物理学家发现，当电晶体中用来控制信号的闸极小于电子波长(硅晶片约 为10纳米)时，这种缩小电晶体的方式将不再适用，或许未来有更先进的纳米制程技术，但 是要如何轻易的跨越目前的技术门槛，似乎不是一件很容易的事情。另外，除了电晶体大小的问题外，晶片在设计上，特别在将多个功能模组整合 于一个单系统晶片时，便必须在布局(Layout)、时序(Timing)与信号整合度(Signal Integrity)上付出时间、人力、金钱或配备更优电子设计自动化(EDA)工具的庞大代价，而 所付出的成本是否能够持续保有市场的竞争力，近年来也一直受到业界的质疑。因此，通过将多片晶片堆迭(也就是俗称的三维(3D)晶片)以舒缓晶片上电晶体 的密度，近年来成了许多研发人员研发的目标与重点。然而，目前主流的三维晶片制程，为以穿透硅通道(Through Silicon Via,TSV)技 术为基础的多晶片堆迭，其除了可以缩短连线距离，节省中介层(Interpose!·)或导线架的 使用，更可大幅减少晶片厚度与材料成本，并能降低电磁干扰(EMI)与功率消耗以提升晶 片效能。不过根据IBM工程师John Knickerbocker的说法，以TSV技术所生产的多堆迭晶 片具有五大挑战(1)缺少EDA设计工具辅助；(2)增加TSV设置可能会增加散热设计上的复杂度；(3)封装与测试的整合；(4)不同功能系统的组合问题；及(5)规格标准不统一。有鉴于此，如何通过一种方法或手段解决上述的问题，将会是相关专业领域人士 努力改善的目标。
发明内容
鉴于上述以穿透硅通道(Through Silicon Via，TSV)技术生产的多堆迭晶片所具 有的挑战，本发明提供了一种具有良好电性规划架构，透过金属填充通道来将多个晶片堆 迭设置的多晶片堆迭结构。
本发明的第一目的在于提供一种将一底部晶片反面设置(flipped mounted)的多 晶片堆迭结构，可改善传统设置TSV会增加散热问题的缺点，进而建立一良好的散热网路 禾口电、流输送网路(current distribution network)。本发明的第二目的在于提供一种将多层晶片的接点(pitch)的密度(network pitch density)以一比例关系进行设置的多晶片堆迭结构，可协助建构具备成本效益 (good for high performance and high area density simultaneously)的电源供应网络 (power distributed network, PDN)设计规贝丨J。本发明的第三目的在于提供一种良好PDN的多晶片堆迭结构，其通过所有晶片层 皆配置有相同类型的多重电压区域(power domains)，大幅降低具有不同电压需求的电路 设计量，并降低电压转换器(level shifter)的设置复杂度，进而简化不同功能系统的组合 问题。为了达到上述的目的，本发明的多晶片堆迭结构，包括一底层，其为具有一线路重配置层(Redistribution layer, RDL)的基板；一第一晶片，其至少包括有一非导体层及一金属层，该非导体层设有一金属填充 通道，该金属层倒置(flipped)地设置于该底层的线路重配置层上；至少两个堆迭晶片，其依序向上堆迭，各堆迭晶片至少包括一金属层；一非导体层，其设置有一金属填充通道，该金属填充通道与对应堆迭的堆迭晶片 的金属层电性连结，且堆迭在最下面的非导体层的金属填充通道与该第一晶片的非导体层 的金属填充通道电性连结。由于各个金属填充通道的两端皆通往该第一晶片与该等堆迭晶片的金属层，且与 硅相比，金属具有较佳的导热能力，以使得该堆迭晶片的热能得以通过金属填充通道导向 该第一晶片后，再通过该底层将热能传导出去，大幅改善因金属填充层数量的增加而导致 散热设计上复杂度的增加，提高散热效能。其中，该第一晶片和各堆迭晶片皆配置有相同类型的多重电压区域(power domains)以及规定各晶片的接点以固定的比例关系来设置，换言之，这些堆迭晶片与该第 一晶片皆配置有相同的电压区域，可协助建构具备成本效益的电源供应网络设计。
图1为本发明的多晶片堆迭结构的示意图。图2为图1中各晶片的接脚分布示意图。图3为图1中各晶片的电压区域示意图。主要元件符号说明10 底层101 基板102 线路重配置层11 第一晶片110:非导体层111 金属层
112金属填充通道12 第一堆迭晶片120非导体层121金属层122金属填充通道13 第二堆迭晶片130非导体层131金属层132金属填充通道30 电压区块31 电压区块32 电压区块
具体实施例方式参见图1所示，图1为本发明的多晶片堆迭结构的实施例，其包括一底层10，其为具有一线路重配置层(Redistribution layer, RDL) 102的基板 101 ；一第一晶片11，其至少包括一非导体层110及一金属层111，非导体层110设有一 金属填充通道112，该金属层111倒置(flipped)地设置于底层10的线路重配置层102上；一第一堆迭晶片12，其设置于第一晶片11上，包括一金属层 121 ；一非导体层120，其设置有一金属填充通道122，金属填充通道122与第一晶片11 的非导体层110的金属填充通道112电性连结；及一第二堆迭晶片13，其设置于第一堆迭晶片12上，包括一金属层 131 ；一非导体层130，其设置有一金属填充通道132，金属填充通道132与第一堆迭晶 片12的金属层121电性连结。由于各个金属填充通道112，122，132的两端皆通往第一晶片11与第一及第二堆 迭晶片12，13的金属层111，121，131，且与硅相比，金属具有较佳的导热能力，以使得热能 可以通过金属填充通道112，122，132导向第一晶片11后，再通过底层10将热能传导出去， 大幅改善因金属填充通道112，122，132数量的增加而导致散热设计上复杂度的增加，提高 散热效能。其中，第一晶片11、第一堆迭晶片12及第二堆迭晶片13的非导体层110，120，130 为娃质层(silicon layer)。其中，在一实施例中，第一及第二堆迭晶片12，13的面积与该第一晶片11的面积 大小相等，但这是为了配合附图的举例说明，并非用以限定本发明。第一及第二堆迭晶片 12，13的面积与第一晶片11面积大小近似，包括但不限于大小相等，第一晶片11的面积也 可大于或小于第一及第二堆迭晶片12，13的面积。其中，这些金属填充通道112，122，132为以穿透硅通道(TSV)技术穿设于非导体层110，120，130，以使得这些金属填充通道112，122，132可作为一良好的解耦电容，来过滤 谐波与降低噪音，提高整体晶片的稳定度及传输效率。参见图1、图2和图3所示，第一晶片11、第一堆迭晶片12及第二堆迭晶片13的 接点密度以一比例关系进行设置，第一晶片11的接点密度大于第一及第二堆迭晶片12，13 上的接点密度，其接点密度与堆迭的程度成反比，换言之，堆迭在最上层的接点密度最小。 举例来说，这些晶片的接点密度的比例关系为1 2 4，换言之，若第一晶片11上设置有 200个接点，则第一堆迭晶片12和第二堆迭晶片13则分别具有100个接点和50个接点。另外，由于第一晶片11、第一堆迭晶片12和第二堆迭晶片13具有一比例关系，且 堆迭于第一晶片11上的晶片的接脚密度以反比关系递减，因此可方便在这些晶片上规划 多个区域，并通过设置金属填充通道112，122，132进行连结，以使得第一堆迭晶片12、第二 堆迭晶片13与第一晶片11皆配置有电压大小相同的多重电压区域(power domains)，大幅 降低具有不同电压需求的电路设计量，并降低电压转换器(level shifter)的设置复杂度。举例来说，如果一半导体晶片的输入电压为1伏特、且比例关系为1 2 4，并且 分别需要0. 8及1. 2伏特的工作电压时，该半导体晶片可轻易地划分为3个分别具有0. 8， 1，1.2伏特的多重电压区块30，31，32，简单来说，虽然第一晶片11的接脚数量为第一堆迭 晶片12的两倍，但第一堆迭晶片12对应于第一晶片11的接脚范围相同。因此，由于各晶片皆配置有所需的电压区域，因此电路布局的设计者即可利用传 统二维晶片布局的方式，而无需考虑堆迭结构间电压分布的情况。综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。 凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的 保护范围之内。
权利要求
1.一种多晶片堆迭结构，包括有一底层，其为具有一线路重配置层的基板；一第一晶片，其至少包括有一非导体层及一金属层，该非导体层设有一金属填充通道， 该金属层倒置地设置于该底层的线路重配置层上；至少两个堆迭晶片，其依序向上堆迭，各堆迭晶片至少包括有一金属层；及一非导体层，其设置有一金属填充通道，该金属填充通道与对应堆迭的堆迭晶片的金 属层电性连结，且堆迭在最下面的非导体层的金属填充通道与该第一晶片的非导体层的金 属填充通道电性连结。
2.如权利要求1所述的多晶片堆迭结构，其中，所述至少两个堆迭晶片，包括一第一堆迭晶片，其设置于该第一晶片上，包括一金属层；一非导体层，其设置有一金属填充通道，该金属填充通道与该第一晶片的非导体层的 金属填充通道电性连结；及一第二堆迭晶片，其设置于该第一堆迭晶片上，包括一金属层；一非导体层，其设置有一金属填充通道，该金属填充通道与第一堆迭晶片的金属层电 性连结。
3.如权利要求2所述的多晶片堆迭结构，其中，该第一晶片、第一堆迭晶片及第二堆迭 晶片的非导体层为硅质层。
4.如权利要求2所述的多晶片堆迭结构，其中，该第一及第二堆迭晶片的面积与该第 一晶片的面积大小相等。
5.如权利要求1所述的多晶片堆迭结构，其中，该金属填充通道以穿透硅通道技术穿 设于该非导体层，以使得该金属填充通道形成一良好的解耦电容，来过滤谐波与降低噪音。
6.如权利要求1所述的多晶片堆迭结构，该第一晶片和该至少两个堆迭晶片的接点密 度以一比例关系设置。
7.如权利要求2所述的多晶片堆迭结构，该第一晶片、第一堆迭晶片及第二堆迭晶片 之接点密度以124的比例关系设置。
8.如权利要求1所述的多晶片堆迭结构，其中，该第一晶片和各堆迭晶片皆配置有电 压大小相同的多重电压区域。
全文摘要
本发明的多晶片堆迭结构，包括有一底层，其为具有一线路重配置层的基板；一第一晶片，其至少包括一非导体层及一金属层，该非导体层设有一金属填充通道，该金属层倒置地设置于该底层的线路重配置层上；至少两个堆迭晶片，其依序向上堆迭，各堆迭晶片至少包括一金属层；一非导体层，其设置有一金属填充通道，该金属填充通道与对应堆迭的堆迭晶片的金属层电性连接，且堆迭在最下面的非导体层的金属填充通道与该第一晶片的非导体层的金属填充通道电性连结。通过此结构，可大幅改善因金属填充层数量的增加而导致散热设计上的复杂度的增加，提高散热效能。
文档编号H01L25/00GK102044522SQ201010230468
公开日2011年5月4日 申请日期2010年7月15日 优先权日2010年7月15日
发明者陈贤德, 黄婷婷 申请人:黄婷婷