专利名称：自对准晶片或芯片结构以及自对准堆迭结构及其制造方法
技术领域：
本发明是有关于一种晶片或芯片结构以及堆迭结构及其制造方法，且特别是有关于一种自对准(self-aligned)晶片或芯片结构以及自对准堆迭结构及 其制造方法。
背景技术：
随着科技的发展，单一应用载具中需整合入越来越多的功能。最明显的 应用载具就是与个人最为贴身相关的手机以及大量储存数字信息的存储卡 元件。除此之外，由于人类对于信息频宽的无穷尽需求，越来越多的半导体 元件朝向高频或超高频的方向来设计，因此现有的引线键合(wire bonding ) 技术已经无法满足上述的应用。目前越来越多的构装是往高密度的三维堆迭结构以及超短电性走线间 距的直接导通孔(Through Silicon Vias, TSV )来设计。例如US 7,091,124以 及US6，936,913等等都已经有提出将多个芯片堆迭在一起的结构及方法。目 前已经提出的堆迭结构及方法虽可大幅缩小构装体的体积、加大构装体的构 装容量以及大福地降低高频电性信号在芯片间因为长电性连接长度所导致 的高寄生电感效应。但是，每一芯片之间是否能够精确的对准堆迭以确保每 一芯片之间能电性连接是非常重要的课题之一。另外，目前所提出的堆迭方 法都是必须经过一次堆迭搭配一次回焊(reflow)工艺的方式来完成整个堆迭 构装体。因此，目前的方法存在非常耗时的缺点。发明内容本发明提供一种自对准晶片或芯片结构，其具有自对准的机制，因此当 于堆迭晶片或芯片时，可以精确的对准堆迭以确保每 一 芯片之间能电性连接。本发明提供一种自对准堆迭结构，此堆迭结构中的每一晶片或芯片具有 自对准的机制。晶片或芯片结构的制造方法，其可制出具有自对 准机制的晶片或芯片结构。本发明提供一种自对准堆迭结构的制造方法，此方法可以解决传统堆迭 构装体的工艺会有耗时的缺点。本发明提出一种自对准晶片或芯片结构，其包括一基底、至少一第一凹 座、至少一第二凹座、至少一连接结构以及至少一凸块。上述基底具有一第 一表面以及一第二表面，且第一表面上已形成有至少一焊塾。上述第一凹座 位于第一表面上，且第一凹座与焊垫电性连接。上述第二凹座设置于第二表 面上。上述连接结构贯穿基底并且位于第一凹座与第二凹座之间，且连接结 构与第一凹座以及第二凹座电性连接。上述的凸块会填满于第二凹座内，且 凸块会突出第二表面。在一实施例中，上述连接结构还贯穿或部分贯穿第二凹座。在一 实施例中，上述连接结构的纵向剖面为矩形或是梯形。在一实施例中，上述自对准晶片或芯片结构还包括一保护层，配置于第 一表面上并覆盖住焊垫，且第一凹座是设置于保护层上。在一实施例中，上述第一凹座是直接与焊垫接触。在一实施例中，上述自对准晶片或芯片结构还包括一延伸导线，配置于 第一表面上，其中延伸导线位于焊垫与第一凹座之间，延伸导线会与焊垫、 连接结构以及第 一 凹座电性连接。本发明另提出 一种自对准堆迭结构，其包括多个自对准晶片或芯片结 构，这些自对准晶片或芯片结构是堆迭在一起，且每一自对准晶片或芯片结 构包括一基底、至少一第一凹座、至少一第二凹座、至少一连接结构以及至 少一凸块。上述基底具有一第一表面以及一第二表面，且第一表面上已形成 有至少一焊垫。上述第一凹座位于第一表面上，且第一凹座与焊垫电性连接。 上述第二凹座设置于第二表面上。上述连接结构贯穿基底并且位于第一凹座 与第二凹座之间，且连接结构与第一凹座以及第二凹座电性连接。上述凸块 会突出第二表面。特别是，每一自对准晶片或芯片结构的凸块会卡合于下一 自对准晶片或芯片结构的第 一 凹座内。在一实施例中，上述自对准晶片或芯片结构的连接结构更贯穿或部分贯 穿第二凹座。在一 实施例中，上述自对准晶片或芯片结构的连接结构的纵向剖面为矩在一实施例中，上述的每一自对准晶片或芯片结构还包括一保护层，配 置于第一表面上并覆盖住焊垫，且第一凹座是设置于保护层上。本发明又提出 一种自对准晶片或芯片结构的制造方法。此方法首先提供 一基底，其具有一第一表面以及一第二表面，且基底的第一表面上已形成有 至少一焊垫。接着，从第一表面往基底内形成一开口，并于开口内填入一导 电材料以形成一连接结构，其中连接结构与焊垫电性连接。之后，在第一表 面上形成至少一第一凹座，且第一凹座会与焊垫以及连接结构电性连接。之 后在基底的第二表面形成至少一第二凹座，且第二凹座会与连接结构电性连 接。然后在第二凹座内形成一凸块，且凸块会突出于第二表面。在一实施例中，上述开口直接形成于焊垫所在之处。在一实施例中，上述自对准晶片或芯片结构的制造方法还包括在第一表 面上形成一延伸导线，其中延伸导电会与焊垫以及连接结构电性连接。在一实施例中，上述形成第一凹座的方法包括在第一表面上形成一保护 层，其中保护层内具有一凹陷图案。然后在凹陷图案处形成至少一导电层， 以构成第一凹座。在一实施例中，在形成第二凹座之前，还包括对第二表面进行一基底薄化步骤。在一实施例中，上述形成第二凹座的方法包括在基底的第二表面处形成 一凹陷图案，并暴露出连接结构。接着在凹陷图案处形成至少一导电层，以 构成与连接结构电性连接的第二凹座。在一 实施例中，上述在基底的第二表面处形成凹陷图案的方法包括进行 一湿法蚀刻步骤或一干法蚀刻步骤。在一实施例中，上述在基底的第二表面处形成凹陷图案之后，还包括进 行一沉积步骤，以在第二表面形成一绝缘层，且绝缘层暴露出连接结构。在一实施例中，上述从第一表面往该基底内形成开口之后，还包括进行 一沉积步骤，以至少于第一表面形成一绝缘层。本发明另提出 一种自对准堆迭结构的制造方法。此方法首先提供多个自 对准晶片或芯片结构，其中每一自对准晶片或芯片结构如上所述。接着，依 序将这些自对准晶片或芯片结构堆迭在一起，其中每一 自对准晶片或芯片结 构的凸块会与下 一 自对准晶片或芯片结构的第 一 凹座自行对准并且彼此卡7合。之后，进行单一步骤的加热步骤，以使每一自对准晶片或芯片结构的凸 块与下 一 自对准晶片或芯片结构的第 一凹座焊接在一起。在一实施例中，上述将一 自对准晶片或芯片结构堆迭于另 一 自对准晶片 或芯片结构上之前，还包括于自对准晶片或芯片结构的凸块上沾附 一 助焊膏。本发明因于晶片或芯片的表面设计有凹座以及对应的凸块，当于进行晶 片或芯片的堆迭时，可以利用凹座与凸块的设计来达到自对准的作用。另夕卜， 本发明可以完成多个晶片或芯片的堆迭之后，再进行单 一 次的加热步骤即为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并 配合所附图式，作详细"^兌明如下。
图1A至图ll是依照本发明一实施例的自对准晶片或芯片结构的制造流 程剖面示意图；图2A至图2C是依照本发明一实施例的自对准堆迭结构的制造流程剖 面示意图示意图；图3是依照本发明 一 实施例的自对准晶片或芯片结构的剖面示意图； 图4A及图4B是依照本发明实施例的自对准晶片或芯片结构的剖面示 意图；图5A及图5B是依照本发明实施例的自对准晶片或芯片结构的剖面示意图；图6是依照本发明一实施例的自对准堆迭结构的剖面示意图； 图7A至图7H是依照本发明另一实施例的自对准晶片或芯片结构的制 造流程剖面示意图。 主要元件符号说明 100、 300:基底 101a、 101b、 301a、 301b:表面 102、 302:焊垫104、 104a、 104b、 104c:延伸导线 106、 306:开口108、雨a、 108b、雨c、 119 110、 110a、 110b、 110c、 310: 112、 112a、 112b、 112c、 312: 114、 118、 318:凹陷图案 116、 116a、 116b、 116c、 120、 122、 122a、 122b、 122c、 322 124b、 124c:助焊膏 200a、 200b、 200c:晶片或芯片结构具体实施方式
图1A至图ll是依照本发明一实施例的自对准晶片或芯片结构的制造流 程剖面示意图。请参照图1A，首先提供一基底100，其具有一第一表面101a 以及一第二表面101b。而基底100例如是一晶片或是一芯片，且基底100 内已形成有多个元件与内连线结构(未绘示)。特别是，在基底100的第一表 面100上已形成有至少一焊垫102。此焊垫102会与基底100内的元件及内 连线结构电性连接。焊垫102的材质例如是金属。焊垫102的制作方法例如 是采用已知的沉积、光刻以及蚀刻技术而形成。在此实施例中，焊垫102是 属于位于晶片或芯片中心的焊垫。接着，请参照图1B,从基底100的第一表面101a往基底100内形成一 开口 106，其中开口 106并未贯穿基底100。形成开口 106的方法可以利用 蚀刻、雷射或其他已知合适的工艺。在一实施例中，于形成开口 106之后， 还包括进行一沉积工艺，以至少于第一表面101a形成一绝^^层108。在此， 若是以化学气相沉积法来形成绝缘层108,其仅会沉积于第一表面101a上。 而若是以炉管沉积法来形成绝缘层108，其会沉积于第一表面101a以及第二 表面101b上。图式所绘示的是以在第一表面101a上形成有绝缘层108为例 来说明。之后，请参照图1C，移除位于焊垫102上的绝缘层108,以使焊垫102 暴露出来。移除部分绝缘层108的方法例如是采用光刻与蚀刻工艺。请参照图1D,在开口 106内填入导电材料以形成一连接结构110。连接 结构110的材质包括金属，例如铜，或是多晶硅。而形成连接结构110的方 法例如是进行一沉积工艺以于基底IOO上形成一层导电材料且填满开口 1069、119a、 119b、 119c、 308、 319:绝缘层连接结构 保护层.120a、 120b、 120c、 316、 320:凹座 :凸块之后，再利用回蚀刻法、化学机械研磨法或其他合适的方法移除部分的导电材料，而留下开口 106内的导电材料。于形成连接结构110之后，更在基底100的第一表面101a上形成一延 伸导线104，其中延伸导线104会与焊垫102以及连接结构110电性连接， 如图1E所示。由于此实施例中的焊垫102是位于晶片或芯片中心的位置， 因此形成延伸导线104可以使得后续所形成的凹座结构能设置于晶片或芯片 边缘的位置。而形成延伸导线104的方法可以利用已知的任何方法来达成， 例如采用沉积、光刻以及蚀刻技术而形成。值得一提的是，本实施例的图式仅绘示出其中一焊垫以及一延伸导线， 事实上，在基底(晶片或芯片)上可包括多个焊垫以及多个对应的延伸导线。之后，请参照图1F，在第一表面101a上形成至少一第一凹座116，且 第一凹座116与焊垫102以及连接结构110电性连接。在本实施例中，第一 凹座116是通过延伸导线104而与焊垫102以及连接结构110电性连接。形 成第一凹座116的方法例如是先在第一表面101a上形成一保护层112，且保 护层112中具有一凹陷图案114。形成此凹陷图案114的方法例如是对保护 层112进行一光刻以及蚀刻工艺。之后于凹陷图案114内形成一导电层以构 成第一凹座116。而导电层例如包括一晶种层(seed layer)以及底球金属层 (under bump metallurgic layers)。在完成第一凹座116的制作之后，较佳的是,对基底100的第二表面101b 进行一基底薄化步骤，如图1G所示，以使基底100的厚度变薄。而上述的 基底薄化步骤例如是采用 一研磨工艺(grinding process)以及一等离子体处理 工艺(plasma treatment)。接着，请参照图1H，在基底IOO的第二表面101b上形成一第二凹座120。 形成第二凹座120的方法例如是先在基底100的第二表面101b形成一凹陷 图案118,之后于凹陷图案118内形成一导电层，以构成第二凹座120。形 成此凹陷图案118的方法例如是对基底IOO进行一湿法蚀刻工艺或一干法蚀 刻步骤。类似地，导电层例如包括一晶种层(seedlayer)以及底球金属层(under bump metallurgic layers)。另夕卜，在另一实施例中，于凹陷图案118内形成导 电层之前，还包括进行一沉积步骤，以在第二表面101b形成一绝缘层119。 之后再移除部分的绝缘层119以暴露出连接结构110。请参照图II，于第二凹座120内形成一凸块122，且凸块122会突出第二表面101b。即完成本发明的自对准晶片或芯片结构。在此，形成凸块122 的方法可以利用已知的任何方法来形成。凸块122的材质可以是已经任何用 于凸块或锡球的材料。因此，以上述的方法所形成的自对准晶片或芯片结构如图1H所示，其 包括一基底100、至少一第一凹座116、至少一第二凹座120、至少一连接结 构110以及至少一凸块122。基底100具有一第一表面101a以及位于第一表面对向的一第二表面 101b，且第一表面101a上已形成有至少一焊垫102。在一实施例中，第一表 面101a上还包括配置有一延伸导线104,且延伸导线104会与焊垫102电性 连接。另外，第一凹座116位于第一表面101a上，且第一凹座116与焊垫102 电性连接。在一实施例中，第一凹座116是通过延伸导线104而与焊垫102 电性连接。此外，第二凹座120设置于第二表面101b上。而连接结构110会贯穿 基底100并且位于第一凹座116与第二凹座120之间，连接结构110会与第 一凹座116以及第二凹座120电性连接。换言之，连接结构110的作用是将 第一与第二凹座116、 120电性连接在一起。另外，凸块122会填满于第二 凹座120内，且凸块122会突出于第二表面101b。在一实施例中，上述结构还包括一保护层112,其配置于第一表面101a 上，并覆盖住焊垫102。而第一凹座116设置于保护层112上。在又一实施 例中，上述结构还包括绝缘层108、 119,绝缘层108是配置于基底100的第 一表面101a上，且位于连接结构110的侧壁。绝缘层119位于第二表面101b 上并与绝》彖层108连4妻在一起。第二凹座120位于绝》彖层119上。上述晶片或芯片结构(如图ll所示)中的连接结构110的纵向剖面是矩形 形状，但本发明不限于此。在另一实施例中，连接结构110的纵向剖面是梯 形形状，如图3所示。另外，图ll所示的连接结构110与第二凹座120的底 部平面地接触。但本发明不限于此，在另一实施例中，连4妄结构110也可以 部分贯穿第二凹座120(如图4A所示)，或是贯穿第二凹座120(如图4B所示) 而直接与凸块122接触。在又一实施例中，本发明的芯片或晶片的结构还可 以是结合图3与图4A的结构特征，也就是连接结构110的纵向剖面为梯形 且连接结构110部分贯穿第二凹座120，如图5A所示。另外，在又一实施例中，本发明的芯片或晶片的结构还可以是结合图3与图4B的结构特征， 也就是连接结构110的纵向剖面为梯形且连接结构110会贯穿第二凹座120 而直接与凸块122接触，如图5B所示。上述所形成的晶片或芯片结构因具有凹座116以及凸块122的设计，通 过此凹座116以及凸块122可以使两晶片或芯片在迭合或堆迭时能够作对位 的动作，因而达到自对准的作用。以下将说明将多个晶片或芯片堆迭在一起 以形成一 自对准堆迭结构的方法。图2A至图2C是依照本发明一实施例的自对准堆迭结构的制造流程剖 面示意图示意图。请先参照图2A，提供一晶片或芯片结构200a,其中晶片 或芯片结构200a是以如图1A至图ll所示的方法所制成，因此晶片或芯片 结构200a上的组成元件与图ll所示结构内所组成的元件相同或相似，并且 两图(图ll以及图2A)中相同的元件是以相同或相似的标号来表示。接着，请参照图2B，提供第二片晶片或芯片200b，并且将第二片晶片 或芯片200b堆迭在第一片晶片或芯片200a的上面。其中，第二片晶片或芯 片200b上的组成元件与图ll所示结构内所组成的元件相同或相似，并且两 图(图II以及图2B)中相同的元件是以相同或相似的标号来表示。特别是， 当将第二片晶片或芯片200b堆迭于第一片晶片或芯片200a上时，第一片晶 片或芯片200a上的凹座116a会与第二片晶片或芯片200b上的凸块122b彼 此卡合，因而达到自对准的功效。之后，请参照图2C，提供第三片晶片或芯片200c，并且将第三片晶片 或芯片200c堆迭在第二片晶片或芯片200b的上面。其中，第三片晶片或芯 片200c上的组成元件与图ll所示结构内所组成的元件相同或相似，并且两 图(图II以及图2C)中相同的元件是以相同或相似的标号来表示。类似地， 当将第三片晶片或芯片200c堆迭于第二片晶片或芯片200b上时，第二片晶 片或芯片200b上的凹座116b会与第三片晶片或芯片200c上的凸块122c彼 此卡合，因而达到自对准的功效。当完成多片晶片或芯片的堆迭之后，进行单一步骤的加热步骤，以使第 二片晶片或芯片200b上的凸块122b与第一片晶片或芯片上的凹座116a焊 接在一起，并且同时使第三片晶片或芯片200c上的凸块122c与第二片晶片 或芯片上的凹座116b焊接在一起。以上的描述是以堆迭三片晶片或芯片为例为说明的，但本发明不限于此。本发明可以依据实际所需而堆迭三片以上的晶片或芯片。由于本发明在 堆迭多晶片或芯片之后，仅需进行单一步骤的加热步骤，以使这些晶片或芯 片焊接在一起。因此，本发明的方法相较于习知方法较为快速且简单。以上述的方法所形成的自对准堆迭结构如图2C所示，其包括多个自对 准晶片或芯片结构200a、 200b、 200c,这些自对准晶片或芯片结构200a、 200b、 200c是堆迭在一起，且每一自对准晶片或芯片结构200a、 200b、 200c 即是如图ll所示的结构，因此对于自对准晶片或芯片结构200a、 200b、 200c 内的组成相不再赘述。特别是，第一片晶片或芯片200a上的凹座116a会与 第二片晶片或芯片200b上的凸块d22b彼此卡合，且第二片晶片或芯片200b 上的凹座116b会与第三片晶片或芯片200c上的凸块122c彼此卡合，因而 达到自对准的作用。 ''另外，在另一实施例中，如图6所示，在将第二片晶片或芯片200b堆 迭于第一片晶片或芯片200a上之前，还包括先使第二片晶片或芯片200b上 的凸块122b沾附一助焊膏124b。类似地，在将第三片晶片或芯片200c堆迭 于第二片晶片或芯片200b上之前，还包括先使第三片晶片或芯片200c上的 凸块122c沾附一助焊膏124c。之后，当后续进行单一步骤的加热时，助焊 膏124b、 124c会辅助或促进凸块与凹座之间(凸块122b与凹座116a之间以 及凸块122c与凹座116b之间)的焊接作用。以上实施例所形成的结构是以焊垫是位于晶片或芯片中心为例来说明。 但如果焊垫本身就会于芯片或晶片的边缘，则可以省略延伸导线的设计，而 直接在焊垫上形成凹座以及连接结构即可，其详细说明如下。图7A至图7H是依照本发明另一实施例的自对准晶片或芯片结构的制 造流程剖面示意图。在图7A至图7H中与图1A至图ll中所述的相同或相 似的元件会以相似的标号来表示。请参照图7A，提供一基底300，其具有一 第一表面301a以及一第二表面301b。基底300例如是与图1A所述的基底 IOO相同或相似。而基底300的第一表面301a上已形成有至少一焊垫302。 特别是，焊垫302是位于芯片或晶片的边缘位置。接着，请参照图7B，从基底300上形成有焊垫302之处往基底300内 形成一开口 306,其中开口 306并未贯穿基底300。在一实施例中，于形成 开口 306之后，还包括进行一沉积工艺，以至少于第一表面301a形成一绝 缘层308。在此，若是以化学气相沉积法来形成绝缘层308，其仅会沉积于13若是以炉管沉积法来形成绝缘层108,其会沉积于第一 表面301a以及第二表面301b上。图式所绘示的是以在第一表面301a上形 成有绝缘层308为例来说明。之后，请参照图7C，在开口 306内填入导电材料以形成一连接结构310。 之后移除位于焊垫302上的绝缘层308，以使焊垫302暴露出来。之后，请参照图7D与7E,在第一表面301a上形成一保护层312以及 至少一第一凹座316,且第一凹座316会与焊垫302以及连接结构310电性 连接。在完成第一凹座316的制作之后，优选的是，对基底300的第二表面301b 进行一基底薄化步骤，如图7F所示，以使基底300的厚度变薄。接着，请参照图7G，在基底300的第二表面301b上形成一第二凹座320。 形成第二凹座320的方法例如是先在基底100的第二表面101b形成一凹陷 图案318，之后于凹陷图案318内形成一导电层320，以构成第二凹座320。 在另一实施例中，于凹陷图案318内形成导电层320之前，还包括进行一沉 积步骤，以在第二表面301b形成一绝缘层319。之后再移除部分的绝缘层 319以暴露出连接结构310。请参照图7H,于第二凹座320内形成一凸块322,即完成自对准晶片或 芯片结构。因此，若晶片或芯片上的焊垫是位于晶片或芯片的边缘处，则可 以直接在焊垫处形成连接结构与凹座等等结构。类似地，在图7H所示的晶片或芯片结构中的连接结构310的纵向剖面 可以是矩形形状或梯形形状(类似图3所示的连接结构)。另外，图7H所示 的连接结构310也可以部分贯穿或贯穿第二凹座320(类似图4A、图4B所示 的连接结构)。当然，图7H所示的连接结构310也可以是纵向剖面梯形形状， 且连接结构310还部分贯穿或贯穿第二凹座320(类似图5A、图5B所示的连 接结构)。此外，以图7A至图7H所述的方法所形成的晶片或芯片结构，也同样 可以采用如图2A至图2C(或图6)所述的堆迭方法来形成自对准堆迭结构。综上所述，本发明因于晶片或芯片的表面设计有凹座以及对应的凸块， 当于进行晶片或芯片的堆迭时，可以利用凹座与凸块的设计来达到自对准的 作用。另外，本发明可以完成多个晶片或芯片的堆迭之后，再进行单一次的 加热步骤即可。因此本发明的方法相较于传统方法具有快速以及简单的优点。虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作 些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
权利要求
1.一种自对准晶片或芯片结构，包括一基底，其具有一第一表面以及一第二表面，该第一表面上已形成有至少一焊垫；至少一第一凹座，位于该第一表面上，且该第一凹座与该焊垫电性连接；至少一第二凹座，设置于该第二表面；至少一连接结构，贯穿该基底并且位于该第一凹座与该第二凹座之间，其中该连接结构与该第一凹座和该第二凹座电性连接；以及至少一凸块，填满该第二凹座内，且该凸块会突出该第二表面。
2. 如权利要求1所述的自对准晶片或芯片结构，其中该连接结构还贯穿 或部分贯穿该第二凹座。
3. 如权利要求1所述的自对准晶片或芯片结构，其中该连接结构的纵向 剖面为矩形或是梯形。
4. 如权利要求1所述的自对准晶片或芯片结构，还包括一保护层，配置 于该第一表面上并覆盖住该焊垫，且该第一凹座设置于该保护层上。
5. 如权利要求1所述的自对准晶片或芯片结构，其中该第一凹座直接与 该焊垫接触。
6. 如权利要求1所述的自对准晶片或芯片结构，还包括一延伸导线，配 置于该第一表面上，其中该延伸导线位于该焊垫与该第一凹座之间，该延伸 导线会与该焊垫、该连接结构以及该第 一 凹座电性连接。
7. —种自对准堆迭结构，包括多个自对准晶片或芯片结构，其堆迭在一起，每一自对准晶片或芯片结 构包括一基底，其具有一第一表面以及一第二表面，且该第一表面上已形 成有至少一焊垫；至少一第一凹座，位于该第一表面上，且该第一凹座与该焊垫电性连接；至少一第二凹座，设置于该第二表面；至少一连接结构，贯穿该基底并且位于该第一凹座与该第二凹座之 间，其中该连接结构与该第一凹座与该第二凹座电性连接；以及至少一凸块，填满该第二凹座内，且该凸块会突出该第二表面， 其中，每一 自对准晶片或芯片结构的凸块会卡合于下一 自对准晶片或芯片结构的第一凹座内。
8. 如权利要求7所述的自对准堆迭结构，其中该自对准晶片或芯片结构 的该连接结构还贯穿或部分贯穿该第二凹座。
9. 如权利要求7所述的自对准堆迭结构，其中该自对准晶片或芯片结构 的该连接结构的纵向剖面为矩形或是梯形。
10. 如权利要求7所述的自对准堆迭结构，其中每一该自对准晶片或芯片 结构还包括一保护层，配置于该第一表面上并覆盖住该焊垫，且该第一凹座 是设置于该保护层上。
11 .一种自对准晶片或芯片结构的制造方法，包括提供一基底，其具有一第一表面以及一第二表面，且该基底的该第一表 面上已形成有至少一焊垫；从该第一表面往该基底内形成一开口 ，并于该开口内填入一导电材料以 形成一连接结构；在该第一表面上形成至少一第一凹座，且该第一凹座与该焊垫以及该连 接结构电性连接；在该基底的该第二表面形成至少一第二凹座，且该第二凹座会与该连接 结构电性连接；以及在该第二凹座内形成一凸块，且使该凸块突出于该第二表面。
12. 如权利要求11所述的自对准晶片或芯片结构的制造方法，其中该开 口直接形成于该焊垫所在之处。
13. 如权利要求11所述的自对准晶片或芯片结构的制造方法，还包括在 该第一表面上形成一延伸导线，其中该延伸导电会与该焊垫以及该连接结构 电性连接。
14. 如权利要求11所述的自对准晶片或芯片结构的制造方法，其中形成 该第一凹座的方法包括在该第 一表面上形成一保护层，其中该保护层内具有一凹陷图案； 在该凹陷图案处形成至少一导电层，以构成该第一凹座。
15. 如权利要求11所述的自对准晶片或芯片结构的制造方法，其中在形 成该第二凹座之前，还包括对该第二表面进行一基底薄化步骤。
16. 如权利要求11所述的自对准晶片或芯片结构的制造方法，其中形成该第二凹座的方法包括在该基底的该第二表面处形成一凹陷图案，并暴露出该连接结构； 在该凹陷图案处形成至少一导电层，以构成与该连接结构电性连接的该第二凹座。
17. 如权利要求16所述的自对准晶片或芯片结构的制造方法，其中在该 基底的该第二表面处形成该凹陷图案的方法包括进行一湿法蚀刻步骤或一 干法蚀刻步骤。
18. 如权利要求16所述的自对准晶片或芯片结构的制造方法，其中在该 基底的该第二表面处形成该凹陷图案之后，还包括进行一沉积步骤，以在该 第二表面形成一绝缘层，且该绝缘层暴露出该连接结构。
19. 如权利要求11所述的自对准晶片或芯片结构的制造方法，其中从该 第一表面往该基底内形成该开口之后，还包括进行一沉积步骤，以至少于该 第一表面形成一绝缘层。
20. —种自对准堆迭结构的制造方法，包括提供多个自对准晶片或芯片结构，其中每一 自对准晶片或芯片结构如权 利要求1所述；依序将该些自对准晶片或芯片结构堆迭在一起，其中每一 自对准晶片或 芯片结构的凸块会与下一 自对准晶片或芯片结构的第 一凹座自行对准并且 彼.此卡合；以及进行单一步骤的加热步骤，以使每一自对准晶片或芯片结构的凸块与下一自对准晶片或芯片结构的第一凹座焊接在一起。
21 .如权利要求20所述的自对准堆迭结构的制造方法，其中在将一 自对 准晶片或芯片结构堆迭于另 一 自对准晶片或芯片结构上之前，还包括于该自 对准晶片或芯片结构的凸块上沾附一助焊膏。
全文摘要
一种自对准晶片或芯片结构，其包括一基底、至少一第一凹座、至少一第二凹座、至少一连接结构以及至少一凸块。上述基底具有一第一表面以及一第二表面，且第一表面上已形成有至少一焊垫。上述第一凹座位于第一表面上，且第一凹座与焊垫电性连接。上述第二凹座设置于第二表面上。上述连接结构贯穿基底并且位于第一凹座与第二凹座之间，且连接结构与第一凹座以及第二凹座电性连接。上述的凸块会填满于第二凹座内，且凸块会突出第二表面。
文档编号H01L23/485GK101330067SQ20071011208
公开日2008年12月24日 申请日期2007年6月22日 优先权日2007年6月22日
发明者何宗哲, 朱俊勋, 陈荣泰 申请人:财团法人工业技术研究院