专利名称：由衬底上的电气组件构成的装置以及制造这种装置的方法
技术领域：
本发明涉及一种装置，它具有至少一个衬底、至少一个在衬底的表面区段设置的、具有一个电接触面的电气组件和至少一个电接点片，电接点片具有一个电连接面，用于与组件的接触面电接触，其中，接点片的连接面和组件的接触面彼此连接，使得存在接点片的一个至少突出组件的接触面的区域。此外，还给出一种制造该装置的方法。
所述类型的装置在US 5,616,886中公开。所述组件是一个在衬底的表面区段涂覆的铝层。为电接触该铝层，安装一个形式为接点片的电连接端子。另一种在US 5,616,886中提到的组件是一个功率半导体芯片，例如是一个IGBT(Insu1ated Gate Bipolar Transistor)。该组件不使用连接线而平面接触。对此的处理细节未提供。
最广泛用于功率半导体芯片彼此及与印刷线路连接的技术是粗线连接(参见Harmann，G.，“Wire Bonding in Microelectronics，Materials，Processes，Reliabilityand Yield”，Mc Graw Hill 1998)。在此，借助超声能量，通过金属间连接实现在具有典型为几百微米直径的铝线和在芯片上功率模块中由Al和Cu组成的接触面之间的持续连接。
作为连接的另一种可选的方案是例如ThinPak公开的其它方法(参见Temple，V.，“SPCO’s ThinPak Package，an Ideal Block for Power Modules and PowerHybrids”，IMAPS 99 Conference，Chicago 1999)。在此，芯片表面通过焊剂接触，焊剂通过一个陶瓷板的孔引入。
在MPIPPS(Metal Posts Interconnected Parallel Plate Structures，参见HaqueS.，等人，“An Innovative Technique for Packaging Power Electronic Building BlocksUsing Metal Posts Interconnected Parallel Plate Structures”，IEEE Trans Adv.Pckag.，Vol.22，No.2，May 1999)中接触点使用焊接的铜柱制造。
用于接触的另一种方法在倒装芯片技术中可以通过焊料块实现(Liu，X.，等人，“Packaging of Integrated Power Elektronics Modules Using Flip-ChipTechnology”，Applied Power Electronics Conference and Exposition，APEC’2000)。此外这种方法还可以改善散热，因为功率半导体可以焊接在DCB-衬底(DCB指Direct Copper Bonding)的上侧和下侧(参见Gillot，C.，等人，”A New PackagingTechnique for Power Multichip Modules”，IEEE Industry Applications ConferenceIAS’99，1999)。
通过汽化渗镀的铜导线的大面积接触在(Lu，G.-Q.，“3-D，Bond-WirelessInterconnection Power Devices in Modules Will Cut Resistance，Parasitics andNoise”，PCIM May 2000，pp.40-68)中提出，其中印刷线路的绝缘通过由汽相沉积的(CVD方法)绝缘体实现(电源模块覆盖结构Power Module OverlayStructure)。
借助通过粘接过程或者钎焊过程构成的薄膜实现的接触在(Krokoszinski，H.-J.，Esrom，H.，“Foil Clip for Power Module Interconnects”，Hybrid Circuits 34，Sept.1992)中公开。
所述类型的接触一般是具有电感的。通过接触的电气控制将产生较高的电感。因此本发明的任务在于，提供电气组件的一种接触，其在电气控制时产生与已知的现有技术相比较低的电感。
为解决该任务，提供一种装置，它具有至少一个衬底、至少一个在衬底的表面区段设置的、具有一个电接触面的电气组件和至少一个电接点片，电接点片具有一个电连接面，用于与组件的接触面的电接触，其中，接点片的连接面和组件的接触面彼此连接，使得存在接点片的一个至少突出组件的接触面的区域。该装置的特征在于，接点片至少具有一个电导通膜，并且该电导通膜具有接点片的电连接面。
为解决该任务，还提供制造一种装置的方法，其具有下述方法步骤a)提供一个衬底，衬底上有带电接触面的电气组件，和b)通过把组件的接触面和接点片的电导通膜的连接面连结而产生电接触，使产生接点片电导通膜的一个至少突出组件接触面的区域。
作为衬底，可以考虑有机或者无机基础上的任何电路载体。这样的衬底例如是PCB(Printed Circuit Board)衬底、DCB衬底、IM(Insulated Metal)衬底、HTCC(High Temperature Cofired Ceramics)衬底和LTCC(Low TemperatureCofired Ceramics)衬底。
电导通膜的功能例如作为负载接线。负载接线用作用于电气组件的电气引线。为此该组件通过电导通膜例如与一个所谓的总线结构连接，所述总线结构用于电气控制多个组件。
电导通膜具有一个加工成薄带的电导通材料。该膜具有一个制造成平的电导体。为此该膜可以部分或者全部由电导通材料形成。在此该膜具有一定的塑性。在此该膜基本可以以平面存在。该膜还可以相对于组件的接触面或者该膜的连接面被弯曲。该膜的膜厚在μm级。这意味着，该膜的膜厚可从几μm到几百μm。特别是膜厚可到500μm。
电气组件可以是任何无源或有源组件。无源组件例如是一个导体结构。优选该组件是半导体芯片，特别是功率半导体芯片。功率半导体芯片例如是一个具有较大面积的源极、栅极和漏极芯片面(MOSFET的物理接线)的MOSFET。为了为该芯片面积保证具有高电流密度的连接，要大面积接触该芯片面积。接触面的侧面尺寸较大。例如每一接触面包括至少60％，然而优选至少是各芯片面积的80％。为电接触，要使用一个具有大面积的连接面的薄电导通膜。该电导通膜的特征在于电控制而具有较低电感的。该组件可以被低电感地接触。通过接点片的平面设计以及与之连接的较大的表面，可以实现与周围环境良好的热连接。由此可以提升电流密度。与接点片的横截面相比较大的表面在用较高频率控制接点片时特别有利。在较高频率时会出现电流位移(集肤效应)。尽管存在该电流位移，在接点片中也保证了良好的电导通性。
在一个特别的结构中，电导通膜具有一个有至少两个电导体层和至少一个在这些导体层中间设置的电绝缘层的叠层结构。在此优选构造并彼此布置该叠层结构的导体层和绝缘层，使得通过电气控制导体层能各产生磁场，使这些磁场相互削弱。这些磁场通过负的干涉几乎被抵消。这点优选通过把叠层结构的导体层彼此共面(koplanar)设置实现。控制导体层使在导体层中的电流方向彼此相反。构造绝缘层，使得在导体层之间不能产生电气短路。为能够有效屏蔽磁场并由此能够进一步抑制电气接线的电感，可以有利地使用由多个导体层和在其间设置的绝缘层形成的叠层结构。在此用电流方向相反的电流控制相邻的导体层。
按照用于制造该装置的方法的一个特别的方案，为结合组件的接触面和电导通膜的连接面，实施从钎焊和/或熔焊和/或粘接组中选择的一种连接方法。粘接例如可以使用具有电导通能力的粘接材料实现。使用这些连接方法实现在组件的接触面和电导通膜的连接面之间的连接。
电导通膜可以仅由电导通材料例如铜组成。特别使用具有叠层结构的电导道膜，叠层结构具有一个由至少一个电绝缘层和至少一个用来构成电导通膜的连接面的导体层。在此绝缘层可以作为导体层的软载体层作用。例如由用构成绝缘层的塑料膜组成该叠层结构，在该塑料膜上涂覆由用铜制造的导体层。具有彼此交替叠置的导体层和绝缘层的叠层结构也是可以的。
在另一个构成中，为提供具有电气组件的衬底，使用下面另外的方法步骤制造组件的电接触面c)在衬底和组件上涂覆电绝缘膜，和d)在绝缘膜上开窗口，其中组件的接触面被露出。
为涂覆绝缘膜优选在真空下进行绝缘膜的层叠。该层叠在真空压力下执行是有利的。为此可考虑真空深拉、液动真空挤压、真空气压、或者相似的层叠方法。该压力优选均匀施加。该层叠例如在100℃到250℃的温度和1巴到10巴的压力下进行。此外该层叠的精确的过程参数即压力、温度、时间等取决于衬底和绝缘膜的塑料材料以及绝缘膜的膜厚的拓扑特性。绝缘膜的层叠使得绝缘膜紧密贴靠地覆盖具有一个或者多个接触面的表面，并在该表面上附着。绝缘膜的层叠概括来说有下面的优点-在高温下使用。例如由聚酰亚胺组成的绝缘膜到300℃还是稳定的。
-例如与从汽相沉积绝缘体比较，小的加工成本。
-通过使用厚的绝缘层可实现高绝缘场强。
-通过对绝缘膜进行叠层，可以实现高生产能力。比如可以在使用时加工DCB衬底。
-在叠层的绝缘膜中可以产生任意尺寸的窗口，由此可以产生任意尺寸的接触面。
-叠层的绝缘膜的特征在于均匀的绝缘特征，因为通过在真空中加工绝缘膜防止气泡产生。
-在半导体芯片的情况下，几乎可以利用全部芯片接触面，使得能够导出大电流。在此芯片接触面可以实现30mm2到300mm2。
-通过平面接触，可以均匀控制芯片。
-接触面的接触电感由于平面几何形状，比粗线连接时的小。
-在振动冲击载荷和机械冲击载荷的情况下，该连接产生高的可靠性。
-与竞争接触方法相比，由于较小的热机械应力可实现较高的抗负载变化性。
-可触及多个布线面。
-所述平面连接技术要求小的安装高度。产生紧凑的结构。
-在多叠层连接面的情况下可实现用于屏蔽的大面积金属化层。这特别对电路的EMV(电磁兼容性)性能(寄生发射，抗干扰性)起非常积极的作用。
在一个特别的构成中，被涂覆的绝缘膜作为电导通膜的叠层结构的绝缘层使用。为此在一个特别的构成中为构成叠层结构的电导体层，在涂覆绝缘膜前和/或后把电导通材料涂覆在绝缘膜上。在此可以使用任意的涂覆或沉积方法。把电导通材料表面涂覆。为此例如进行电导通材料的物理或者化学沉积。这种物理方法是溅射和蒸镀(Physical Vapor Deposition，PVD)。化学沉积可以从气相(Chemical Vapor Deposition，CVD)和/或液相(Liquid Phase Chemical VaporDeposition)进行。此外也可以首先使用这些方法中的一种涂覆一个薄的分电导体层，然后在其上电镀沉积一个厚的分电导体层。
在一个特别的构成中，在组件上涂覆绝缘膜，使得产生绝缘膜的一个至少突出组件的接触面的区域。绝缘膜的该区域构成接点片突出接触面的区域。
在此，制造绝缘膜，使得可以克服直到2000μm的高度差。此外该高度差通过衬底的拓扑形状和通过在衬底上设置的组件，例如半导体芯片引起。
绝缘膜可以具有任意的塑料材料。例如可以是任意的热塑性塑料、热固性塑料和其混合物。作为绝缘膜，在本发明所述的方法中优选和有利地使用具有基于聚酰亚胺(PI)、聚乙烯(PE)、多酚、聚醚醚酮(PEEK)和/或环氧化物的塑料材料的膜。其中，该绝缘膜可具有多个由各不相同的塑料制成的分层。在此为改善在衬底和/或组件表面上的附着该绝缘膜可以具有一个粘接层。
绝缘膜的膜厚从μm级选择，可以为几μm到数百μm。例如膜厚从10μm到500μm的范围中选择。优选使用膜厚为25μm到150μm的绝缘膜。
在涂覆后特别执行回火步骤(Temperschritt)。通过热处理改善绝缘膜在衬底和/或组件表面上的附着。
在另一个构成中，重复涂覆(带或不带回火步骤)，直到达到涂覆的绝缘膜的一定膜厚。例如可以把较小厚度的绝缘膜加工成较大厚度的叠层绝缘膜。该绝缘膜用一种塑料材料构成是有利的。在此还可以使用由多种不同的塑料材料组成的绝缘膜。这将产生层状涂覆的绝缘膜。
根据一个特别的构成，为在绝缘膜内产生窗口，通过激光蚀刻除去绝缘膜的材料。一种为此使用的激光的波长在0.1μm到11μm之间。激光器的功率在1W到100W之间。例如使用波长为9.24μm的CO2激光器。在此，开窗口而不损坏可能在绝缘膜下的铝的芯片触点。该芯片触点构成组件的接触面。在此窗口的大小优选大于组件侧面和/或平面(芯片面积)大小的80％，但要小于99.9％。窗口的尺寸优选在组件侧面和/或平面尺寸的80％到95％的范围内选择。
根据另一个构成使用一个光敏绝缘膜，并且为在该绝缘膜中产生窗口进行光刻处理。光敏绝缘膜是一个光膜。光刻处理包括曝光光敏绝缘膜、显影绝缘膜曝光的和/或未曝光的位置和除去绝缘膜曝光的或者未曝光的位置。
在绝缘膜中开窗口后可执行清洁步骤，在此步骤中去除膜残渣。清洁步骤例如用湿化学方法执行。特别还可以使用等离子体清洁方法。
在另一个构成中，使用一个由多个彼此上下设置的不同电导通材料的分层构成的导体层。例如不同的金属层被彼此上下涂覆。分层或者金属层数特别在2至5层。通过由多个分层构造的电导体层，例如可以集成一个起扩散壁垒作用的分层。一个这样的分层例如由钛-钨合金(TiW)组成。在多层结构中直接在要接触的表面上设置一个用于或者改善附着的分层是有利的。一个这样的分层例如由钛组成。
具有各个方法步骤的上述方法可以一次执行。特别的是，为制造多层结构，可多次执行涂覆绝缘膜、在绝缘膜上开窗口和/或产生电连接的步骤。
在借助接点片平面接触组件的接触面后，可制造该装置的至少一个印制导线。在此该印制导线可以涂覆在已存在的绝缘膜上。特别为产生该印制导线执行绝缘膜的结构化。这意味着，在该绝缘膜中产生该印制导线。印制导线例如用于半导体芯片的电接触。
该结构化通常在光刻处理中执行。为此可以在一个电导体层上涂覆光漆、使其干燥、接着曝光和显影。在有些场合下执行回火步骤，以使涂覆的光漆对于以后的处理过程稳定。作为光漆可以考虑常规正的和负的抗蚀剂(Resists)(涂敷材料)。光漆的涂覆例如可以通过喷射或者浸渍处理进行。同样可以考虑电镀(静电或者电泳沉积)。
为结构化也可以使用光敏膜，将其层叠，并且可与涂覆的光漆层进行相似的曝光和显影。
为产生印制导线例如可以进行如下操作，在第一分步骤中施加电导体层，并在其上结构化产生一个光漆层。在其后的一个分步骤中在所产生的印制导线上进行另外的金属化。通过进一步的金属化加强了印制导线。例如在通过结构化产生的印制导线上通过电镀沉积厚度为1μm到400μm的铜。该铜也可以沉积直到1mm的较大厚度。由此电镀沉积的铜层以外可起到有效的散热器作用。在沉积铜后去除光漆层或者层叠的绝缘膜。这例如使用有机溶剂、碱性显影剂或者类似物质实现。通过后续的差腐蚀，再次把平的、未用金属化加强的金属导体层除去。加强的印制导线被保留下来。
借助接点片可以平面接触任意一个电气组件的任意接触面。特别是可以大面积、低电感地电接触半导体芯片尤其是功率半导体芯片。所产生的平面电连接在减低欧姆损失的情况下产生大的承载流能力。特别是使用具有共面设置的导体层的接点片导致对组件的低电感接触。此外这导致被降低的EMV干扰。
在下面的叙述中根据多个附图举例详细说明本发明。附图是示意性的，不是原尺寸的图样。
图1表示根据本发明的装置的横截面。
图2表示图1的装置的俯视图。
图3A和3B表示制造该装置的一种方法。
图4到图8表示该装置的不同的实施例。
该装置具有一个衬底(电路载体)1、一个在衬底1的表面区段11上设置的电气组件2和一个用于与组件2电接触的电接点片3。衬底1由陶瓷材料组成。组件2是导体结构。在一个对此是替代实施形式中，电气组件2是一个功率半导体。在此在一个芯片接触面上构造电接触面21。
接点片3的电连接面32和组件2的接触面21彼此连接，使得产生接点片3的一个至少突出组件2的接触面21的区域33。该装置的特征在于，接点片3具有至少一个电导通膜31，并且该电导通膜31具有接点片3的电连接面32。
为制造该装置，在第一步骤中提供一个衬底1，衬底1上具有带有电接触面21的电气组件2(图3A，附图标记301)。接着通过把电接点片3的连接面21和组件2的接触面21连结(图31，附图标记302)实现对电接触面21的电接触。
为提供带具有接触面21的组件2的衬底，在衬底1及组件2上涂覆电绝缘膜4(图3B，附图标记302)，并在绝缘膜4中产生一个窗口，其中组件的接触面被露出(图3B，附图标记303)。
第一实施例具有突出接触面的区域33的电接点片3用作衬底间连接(图4)。在一个公共的、未图示的载体上设置具有电气组件2和2’的多个衬底1和1’。借助接点片3和接点片3突出接触面的区域33，组件2和2’的接触面21和21’彼此电导通连接。在衬底1和1’之间设有衬底1和1’的电气组件2和2’的一个绝缘体6。绝缘体6例如由聚四氟乙烯组成。绝缘体6还用于防止制造过程中的粘接。
为制造衬底间连接将进行如下操作首先在未图示的载体上以彼此相距一定距离地设置带有组件2和2’的衬底1和1’。在通过该距离规定的中间空间内放入由聚四氟乙烯组成的小板，其高度大体相应于带有组件2和2’的衬底1和1’的高度。此外，在组件2和2’上层叠一个绝缘膜4。在下一步骤中通过在绝缘膜4中产生相应的窗口露出组件2和2’的接触面21和21’。最后，在露出的接触面21和21’和在绝缘膜4上涂覆电导通材料，使得产生接触面21和21’之间的电连接。
在该实施例的一个改进方案中可以把由聚四氟乙烯组成的绝缘体6在结束涂覆电导通材料后除去。
第二实施例电接点片3用作一个未图示的总线结构的负载连接线(图5)。在此接点片3具有两个共面设置的导体层31和31’。在导体层31和31’之间存在一个绝缘层35，导体层31和31’以及绝缘层35构成一个叠层结构36，并选择其大小，使得通过电气控制导体层31和31’产生导致小电感的磁场。绝缘层35由绝缘膜34制造，该绝缘膜在接触面21的平面接触的制造过程中被使用。在绝缘膜4上涂覆一个印制导线5。组件2和印制导线5各与导体层31和31’之一电接触。
第三实施例
与上个例子不同，绝缘膜4具有一个台阶6(图6)。为制造一个这样的装置，在第一步骤中在一个准备好的带电气组件2的衬底1上设置一个导体结构7，使得组件2通过导体结构7被电接触。导体结构7例如由铜膜或者铜片组成。之后，在组件2和导体结构7上面叠层一个绝缘膜4。接着在叠层的绝缘膜4上涂覆一个印制导线5。最后把导体层31涂覆在绝缘膜4上，使得构成电接点片3，并且和印制导线5电接触。由绝缘膜4制造叠层结构36的绝缘层35。
第四实施例在组件2上涂覆一个绝缘膜4。在涂覆后产生一个窗口，其中组件2的接触面被露出(图7)。之后为构建导体层31，涂覆电导通材料。在下一步骤中涂覆另一个绝缘膜4’。在绝缘膜4上面建立印制导线5后，接着涂覆另一个电导体层31’。这产生一个具有共面设置的导体层31和31’的电接点片3。由涂覆的绝缘膜4和4’产生绝缘层35和35’第五实施例与上个实施例不同，接点片3被弯折(图8)。接点片3相对组件的接触面或者衬底表面成的角度可以任意。为制造被弯折的接点片3，接点片3的叠层结构36从衬底表面弯开。
在其他未详细说明的实施例中设有一个被弯折的接点片，这些实施例从上述实施例中导出。
权利要求
1.一种装置，具有-至少一个衬底(1，1’)，-至少一个在衬底的表面区段(11)上设置的、具有电接触面(21，21’)的电气组件(2，2’)，和-至少一个电接点片(3)，该电接点片具有用于与组件(2，2’)的接触面(21，21’)电接触的电连接面(32)，其中，-接点片(3)的连接面(32)和组件(2)的接触面(21)彼此连接，使得产生接点片的至少突出组件(2)的接触面(21)的区域(33)，其特征在于，-接点片(3)具有至少一个电导通膜(30)和-该电导通膜(30)具有接点片(3)的电连接面(32)。
2.根据权利要求1的装置，其特征在于，电导通膜具有带至少两个电导体层(31，31’)和至少在这些导体层(31，31’)之间设置的电绝缘层(35)的叠层结构(36)。
3.根据权利要求1或2的装置，其特征在于，叠层结构(36)的导体层(31，31’)和绝缘层(35)被构造并彼此设置，使得通过电气控制导体层能各产生磁场，使这些磁场彼此相互减弱。
4.根据权利要求3的装置，其特征在于，叠层结构(36)的电导体层(31，31’)是彼此基本共面设置的。
5.根据权利要求1到4中之一的装置，其特征在于，所述组件是半导体芯片，特别是功率半导体芯片。
6.一种制造根据上述权利要求之一的装置的方法，其具有下述方法步骤a)提供一个衬底，衬底上具有带一个电接触面的电气组件，和b)通过把组件的接触面和接点片的电导通膜的连接面连结而产生电接触，使产生接点片的电导通膜的至少突出组件的接触面的区域。
7.根据权利要求6的方法，其特征在于，为连结组件的接触面和电导通膜的连接面，进行从钎焊和/或焊结和/或粘接组中选择的连接方法。
8.根据权利要求6或7的方法，其特征在于，使用带叠层结构的电导通膜，所述叠层结构具有至少一个电绝缘层和至少一个电导体层，用于建立电导通膜的连接面。
9.根据权利要求6到8中之一的方法，其特征在于，为提供具有电气组件的衬底，通过下面另外的方法步骤产生组件的电接触面c)在衬底和组件上涂覆电绝缘膜，和d)在绝缘膜上开窗口，其中组件的接触面被露出。
10.根据权利要求9的方法，其特征在于，为涂覆绝缘膜，在真空下进行绝缘膜的层叠。
11.根据权利要求9或10的方法，其特征在于，被涂覆的绝缘膜作为电导通膜的叠层结构的绝缘层使用。
12.根据权利要求9到11中之一的方法，其特征在于，为构成叠层结构的电导体层，在涂覆绝缘膜前和/或后把电导通材料涂覆在绝缘膜上。
13.根据权利要求9到12中之一的方法，其特征在于，在组件上涂覆绝缘膜，使得产生绝缘膜的至少突出组件的接触面的区域。
14.根据权利要求9到13中之一的方法，其特征在于，使用具有基于聚酰亚胺、聚乙烯、多酚、聚醚醚酮和/或环氧化物的塑料材料的绝缘膜。
15.根据权利要求9到14中之一的方法，其特征在于，使用膜厚从25μm到150μm的绝缘膜。
16.根据权利要求9到15中之一的方法，其特征在于，在涂覆绝缘膜后执行回火步骤。
17.根据权利要求9到16中之一的方法，其特征在于，重复涂覆，直到涂覆的绝缘膜达到规定膜厚。
18.根据权利要求9到14中之一的方法，其特征在于，为在绝缘膜内产生窗口，通过激光蚀刻除去绝缘膜的材料。
19.根据权利要求9到14中之一的方法，其特征在于，使用一个光敏绝缘膜，并且为在该绝缘膜中产生窗口进行光刻处理。
20.根据前述权利要求之一的方法，其特征在于，使用带绝缘层和导体层的叠层结构的电导通膜，其中，导体层具有多个彼此上下设置的由不同电导通材料形成的分层的。
21.根据前述权利要求之一的方法，其特征在于，为制造多层装置，多次执行涂覆绝缘膜、在绝缘膜中产生窗口和/或产生电接触的步骤。
全文摘要
本发明涉及一个装置，它具有至少一个衬底(1)、至少一个在衬底的表面区段(11)上设置的、具有一个电接触面(21)的电组件(2)和至少一个电接点片(3)，该电接点片(3)具有一个电连接面(32)，用于电接触组件的接触面，其中，接点片的连接面和组件的接触面彼此连接，使得产生接点片的一个至少突出该组件的接触面的区域(33)。所述装置的特征在于，接点片至少具有一个电导通膜(7)，并且该电导通膜具有接点片的电连接面。本发明特别用于大面积、低电感接触允许大电流密度的功率半导体芯片。
文档编号H01L23/552GK1771600SQ200480008468
公开日2006年5月10日 申请日期2004年3月9日 优先权日2003年3月28日
发明者F·奥尔巴赫, B·古特斯曼, T·利希特, N·泽利格尔, K·维德纳, J·查普夫 申请人:西门子公司, 欧佩克欧洲功率半导体有限责任公司