专利名称：移位寄存器和mos型固态摄像传感器的制作方法
发明
背景技术：
领域本发明涉及一种移位寄存器，更为具体地，涉及包括多个单元电路区的移位寄存器，所述单元电路区用于沿基于具有脉冲的时钟信号的方向传输数据。
背景技术：
现在将描述常规移位寄存器。
图16示出常规移位寄存器的结构。
参考图16，移位寄存器包括四个单元电路区1-1至1-4，并根据具有预定周期的两个时钟信号CLK1和CLK2在图16中从左向右传输数据。时钟信号CLK1和CLK2为具有周期相同但又以交替方式出现的脉冲的信号。单元电路1将输出信号NEXT(即要被传输的数据)输出到沿数据传输方向处于下游的相邻区(下文中称之为“随后区”)的另一单元电路1，并同时输出一个输出信号OUT。输出信号OUT作为复位信号RS用于擦除存储在沿数据传输方向处于上游的相邻区(下文中称之为“在前区”)的另一单元电路1中的数据。输出信号NEXT作为随后区的单元电路1的输入信号IN。参考图17，现在将更加详细地描述单元电路1。图17是示出单元电路1的详细结构的电路图。
首先，将描述单元电路1的电路结构。参考图17，单元电路1包括晶体管3、电容器5、晶体管7和晶体管9。晶体管3的漏极连接到时钟信号CLK1的信号线，且经由晶体管3的漏极来接收时钟信号CLK1。将输入信号IN施加到晶体管3的栅极。晶体管3的源极连接到晶体管7的漏极。晶体管3的源极还连接到在前区的单元电路1，且经由晶体管3的源极将输出信号OUT输出。
晶体管7的栅极连接到晶体管7的漏极。晶体管7的源极连接到随后区的单元电路1，且经由晶体管7的源极将输出信号NEXT输出。电容器5连接在晶体管3的栅极和源极之间。
将输入信号IN施加到晶体管9的漏极。将复位信号RS施加到晶体管9的栅极。晶体管9的源极接地。
现在将描述图17所示的单元电路1的器件的功能。晶体管3根据施加到其栅极的输入信号IN的电压值选择性地输出或不输出时钟信号。明确地，如果输入信号IN具有表示数据为“1”的高电平的电压，则晶体管3经由其源极将时钟信号CLK输出。如果输入信号IN具有低电平的电压，晶体管3不将时钟信号CLK经由其源极输出。在这种情况下，在晶体管3的源极的电势等于时钟信号CLK的低电平。
电容器5用于存储从在前区的单元电路1传输的数据。电容器5可以是在晶体管3的栅极和漏极之间形成的电容器或者是在晶体管3的栅极和源极之间形成的电容器，或者可以是分离提供的电容器。
晶体管7是一个开关，其确定是否将来自于晶体管3的源极的时钟信号CLK作为输出信号NEXT输出。明确地，如果将高电平的电压施加到晶体管7的栅极和漏极，那么表示数据为“1”的高电平的电压作为输出信号NEXT从晶体管7的源极输出。如果将低电平的电压施加到晶体管7的栅极和漏极，那么低电平的电压作为输出信号NEXT从晶体管7的源极输出。
晶体管9使用来自于在后区的单元电路1的输出信号OUT作为复位信号RS来擦除存储在电容器5中的数据。因此，晶体管9用于在其所属的单元电路1输出要被传输的电荷之后，清除存储在其所属的单元电路1中的数据。
参考图18，现在描述具有这种结构的常规移位寄存器的操作。图18示出在常规移位寄存器传输数据时的各种信号的电压转换。
在t＝0时，单元电路1-1接收要被传输的数据。明确地，单元电路1-1接收具有高电平电压的输入信号IN1。数据存储在单元电路1-1的电容器5中，且单元电路1-1的晶体管3的栅极电势增至高电平。结果，单元电路1-1的晶体管3被开启。
在t＝2时，时钟信号CLK1的电压转变为高电平。因为单元电路1-1的晶体管3开启，所以晶体管3将具有高电平电压的时钟信号CLK1经由其源极输出。因此，输出信号OUT1的电压增至高电平。再者，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)增高。
再者，在t＝2时，将高电平电压施加到单元电路1-1的晶体管7的栅极和漏极。因此，单元电路1-1的晶体管7被开启。结果，输出信号NEXT1的电压增至高电平。因此，将数据从单元电路1-1传输到单元电路1-2。
在t＝3时，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT1的电压也下降至低电平。相似地，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降。
再者，在t＝3时，由于时钟信号CLK1的电压下降至低电平，所以单元电路1-1的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-1的晶体管7关闭。
在t＝4时，时钟信号CLK2的电压转变为高电平。由于单元电路1-2的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2输出。因此，输出信号OUT2的电压增加至高电平。再者，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)增高。
将输出信号OUT2用作单元电路1-1的复位信号RS1。因此，随着输出信号OUT2的电压增高，复位信号RS1的电压也增高，由此清除存储在单元电路1-1的电容器5中的数据。结果，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降至低电平。
再者，在t＝4时，将高电平的时钟信号CLK2施加到单元电路1-2的晶体管7的栅极和漏极。因此，单元电路1-2的晶体管7被开启。结果，输出信号NEXT2的电压增至高电平。因此，将数据从单元电路1-2传输到单元电路1-3。
在t＝5时，时钟信号CLK2的电压下降至低电平。因此，输出信号OUT2的电压也下降至低电平。相似地，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降。
再者，在t＝5时，随着时钟信号CLK2的电压下降至低电平，单元电路1-2的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-2的晶体管7关闭。
在t＝6时，时钟信号CLK1的电压转变为高电平。因为单元电路1-3的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK1输出。因此，输出信号OUT3的电压增至高电平。再者，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)增高。
输出信号OUT3用作单元电路1-2的复位信号RS2。因此，随着输出信号OUT3的电压增高，复位信号RS2的电压也增高，由此清除存储在单元电路1-2的电容器5中的数据。结果，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降至低电平。
再者，在t＝6时，将高电平的时钟信号CLK1施加到单元电路1-3的晶体管7的栅极和漏极。因此，单元电路1-3的晶体管7被开启。结果，输出信号NEXT3的电压增至高电平。因此，将数据从单元电路1-3传输到单元电路1-4。
在t＝7时，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT3的电压也下降至低电平。相似地，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)下降。
再者，在t＝7时，随着时钟信号CLK1的电压下降至低电平，单元电路1-3的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-3的晶体管7关闭。
在t＝8时，时钟信号CLK2的电压转变为高电平。因为单元电路1-4的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2输出。因此，输出信号OUT4的电压增至高电平。CLK1，单元电路1-4的晶体管3的栅极电势(即，输入信号IN4的电压)增高。
再者，在t＝8时，将高电平的时钟信号CLK2施加到单元电路1-4的晶体管7的栅极和漏极。因此，单元电路1-4的晶体管7被开启。结果，输出信号NEXT3的电压增至高电平。因此，将数据从单元电路1-4输出。
图16中示出的常规移位寄存器通过如上所述的操作从左到右传输数据。
本领域中公知用于通过移位寄存器来传输数据的各种方法，例如，在日本平公开专利公开No.2001-273785中公开的方法。
如上所述的常规移位寄存器存在问题，单元电路1-1在晶体管3的源极和晶体管7的栅极之间的部分(即，经由其将输出信号OUT1输出的那部分)在图18的周期(α)期间处于高阻抗状态。这在下面将会详细解释。
在图18的周期(α)期间，施加到晶体管3的栅极的输入信号IN1的电压处于低电平。因此，晶体管3关闭。因为晶体管3关闭，所以等于晶体管7的栅极电势的输出信号OUT1的电压也处于低电平。因此，晶体管7也关闭。结果，在晶体管3的源极和晶体管7的栅极之间的部分处于高阻抗状态。
如果晶体管3的源极和晶体管7的栅极之间的那部分如上所述处于高阻抗状态，则该部分的电势和输出信号OUT1的电压在周期(α)期间不会稳定地保持在低电平上。例如，这会导致应该关闭的晶体管7被错误地开启，从而导致移位寄存器的故障。
发明内容
因此，本发明的目的是提供一种移位寄存器，其中防止由于第一晶体管与第二晶体管之间的部分处于高阻抗状态而引起的故障。
本发明的移位寄存器包括多个单元电路区，所述单元电路区用于根据具有脉冲的时钟信号沿一个方向传输数据。每个单元电路包括电容器装置、第一晶体管、第二晶体管和电势控制装置。电容器装置存储沿数据传输方向处于上游的相邻单元电路输出的数据。第一晶体管包括输入侧扩散层和输出侧扩散层，其中，第一晶体管经由输入侧扩散层接收时钟信号，并且仅在将数据存储在电容器装置中时，第一晶体管被开启以便经由输出侧扩散层输出时钟信号的脉冲。第二晶体管包括控制电极、输入侧扩散层和输出侧扩散层，其中控制电极和输入侧扩散层连接到第一晶体管的输出侧扩散层，并且仅在把来自于第一晶体管的时钟信号脉冲输入到控制电极和输入侧扩散层时，第二晶体管被开启以便经由输出侧扩散层把数据输出到沿数据传输方向处于下游的相邻单元电路。电势控制装置将第二晶体管的控制电极的电势控制在如此电势，以至于第二晶体管至少在其中第二晶体管被应该关闭的期间保持关闭。值得注意的是，如权利要求中所使用的术语“输入侧扩散层”、“输出侧扩散层”和“控制电极”分别指的是优选实施例的说明中所使用的“漏极”、“源极”和“栅极”。由于本发明的实施例中使用N沟道晶体管，所以这样使用。如果使用P沟道晶体管，那么输入侧扩散层与输出侧扩散层之间的关系是相反的。
在优选实施例中，每个单元电路还包括擦除装置，用于在将数据从单元电路输出之后擦除存储在电容器装置中的数据。
在优选实施例中，所述擦处装置是一个包括控制电极、输入侧扩散层和输出侧扩散层的第三晶体管，其中将预定电压施加到输出侧扩散层，输入侧扩散层连接到第一晶体管的控制电极，并且控制电极连接到沿数据传输方向是处于下游的相邻单元电路在第一晶体管的输出侧扩散层和第二晶体管的控制电级之间的部分；并且当从包含于沿数据传输方向是处于下游的相邻单元电路中的第一晶体管的输出侧扩散层输出时钟信号的脉冲时，第三晶体管被开启，以便擦除存储在电容器装置中的数据。值得注意的是，如果第三晶体管为N沟道MOS晶体管，则施加到第三晶体管的输出侧扩散层的预定电压为接地电势，而如果第三晶体管为P沟道MOS晶体管，则该定电压为正电势。
在优选实施例中，电势控制装置是电阻器，该电阻器的一端连接到第一晶体管的输出侧扩散层与第二晶体管的控制电极之间的部分，而另一端施加有预定电压。
在优选实施例中，电势控制装置为包括控制电级、输入侧扩散层和输出侧扩散层的第四晶体管，其中输入侧扩散层连接到第一晶体管的输出侧扩散层与第二晶体管的控制电极之间的部分，将预定电压施加到输出侧扩散层，且将固定电平的DC电压施加到控制电极。
在优选实施例中，电势控制装置包括包含控制电级、输入侧扩散层和输出侧扩散层的第五晶体管，其中输入侧扩散层连接到第一晶体管的输出侧扩散层与第二晶体管的控制电极之间的部分，将预定电压施加到输出侧扩散层，并且将用于开启/关闭第五晶体管的控制信号施加到控制电极，并且通过该控制信号来控制第五晶体管，以便在其中将数据输出到沿数据传输方向是处于下游的相邻单元电路之后第一晶体管和第二晶体管关闭的期间，第五晶体管开启。
在优选实施例中，电势控制装置包括控制信号产生装置，用于通过利用从包含于沿数据传输方向是处于下游的相邻单元电路中的第一晶体管的输出侧扩散层输出的时钟信号的脉冲，来产生控制信号。
在优选的是实例中，控制信号产生装置是包括控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中输入侧扩散层和控制电极连接到包含于沿数据传输方向是处于下游的相邻单元电路中的第一晶体管的输出侧扩散层，而输出侧扩散层连接到第五晶体管的控制电极，当将从包含于沿数据传输方向是处于下游的相邻单元电路中的第一晶体管输出的时钟信号的脉冲施加到第六晶体管的控制电极和输入侧扩散层时，开启第六晶体管，并且在开启第六晶体管时开启第五晶体管。
在优选实施例中，控制信号产生装置为包括控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中控制电极连接到包含于沿数据传输方向是处于下游的相邻单元电路中的第一晶体管的输出侧扩散层，输出侧扩散层连接到第五晶体管的控制电极，并且将预定DC电压施加到输入侧扩散层；当将从包含于沿数据传输方向是处于下游的相邻单元电路中的第一晶体管输出的时钟信号的脉冲施加到第六晶体管的控制电极时，开启第六晶体管，并且在开启第六晶体管时开启第五晶体管。
在优选实施例中，控制信号产生装置还包括关闭装置，用于改变第五晶体管控制电极的电势，以便当从沿数据传输方向是处于上游的相邻单元电路输出数据时，关闭第五晶体管。
在优选实施例中，关闭装置是包括控制电极、输入侧扩散层和输出侧扩散层的第七晶体管，其中输入侧扩散层连接到第六晶体管的输出侧扩散层，控制电极连接到包含在沿数据传输方向是处于上游的相邻单元电路中的第一晶体管的输出侧扩散层，并且将预定电压施加在输出侧扩散层；仅当将从沿数据传输方向是处于上游的相邻单元电路的第一晶体管输出的时钟信号的脉冲施加到第七晶体管的控制电极时，开启第七晶体管，并且当开启第七晶体管时，关闭第五晶体管。
在优选实施例中，在多个单元电路区之中的第一区的单元电路的电势控制装置还包括关闭装置，该关闭装置用于改变第五晶体管的控制电极的电势，以便在将数据输入到第一区的单元电路中时关闭第五晶体管。
在优选实施例中，该关闭装置为包括控制电极、输入侧扩散层和输出侧扩散层的第七晶体管，其中输入侧扩散层连接到第六晶体管的输出侧扩散层，控制电极连接到第一晶体管的控制电极，并且将预定电压施加到输出侧扩散层；仅当将数据输入到第七晶体管所属的单元电路时开启第七晶体管，并且当开启第七晶体管时候关闭第五晶体管。
在优选实施例中，多个单元电路区之中的最后一个区的单元电路的电势控制装置还包括控制信号产生装置，用于通过利用输入到沿数据传输方向是处于上游的单元电路的数据来产生控制信号。
在优选实施例中，控制信号产生装置还包括包含有控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中输入侧扩散层和控制电极连接到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极，并且输出侧扩散层连接到第五晶体管的控制电极；当将数据输入到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极时，开启第六晶体管；并且在开启第六晶体管时开启第五晶体管。
在优选实施例中，控制信号产生装置为包括控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中控制电极连接到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极，输出侧扩散层连接于第五晶体管的控制电极，并将预定DC电压施加到输入侧扩散层；当将数据输入到包含于沿数据传输是处于方向上游的单元电路中的第一晶体管的控制电极时，开启第六晶体管；并且在开启第六晶体管时开启第五晶体管。
在优选实施例中，电势控制装置还包括电势施加装置，用于在将数据输入到第一区的单元电路中时或者刚刚之前，将致使第五晶体管开启的电势施加到第六晶体管的输出侧扩散层和第七晶体管的输入侧扩散层之间的部分。
在优选实施例中，电势施加装置为包括控制电极、输入侧扩散层和输出侧扩散层的第八晶体管，其中将致使第五晶体管开启的电势施加到输入侧扩散层，输出侧扩散层连接到第六晶体管的输出侧扩散层和第七晶体管的输入侧扩散层之间的部分，并且将预定脉冲信号施加到控制电极；并且在将数据从最后一个区的单元电路输出之后直到将新的数据输入到第一区的单元电路中为止的期间，作为对施加到控制电极的预定脉冲信号的响应，第八晶体管保持开启，以便从第八晶体管的输出侧扩散层输出致使第五晶体管开启的电势。
在优选实施例中，电势控制装置还包括电势施加装置，用于将致使第五晶体管开启的电势施加到第六晶体管的输出侧扩散层与第七晶体管的输入侧扩散层之间的部分。
在优选实施例中，电势控制装置还包括控制信号产生装置，用于通过利用包含于该控制信号产生装置所属的单元电路中的第一晶体管的控制电极的电势，来产生控制信号。
在优选实施例中，控制信号产生装置为倒相器，用于输出包含于该倒相器所属的单元电路中的第一晶体管的控制电极的反相电势，并且当从该倒相器输出相对较高的电压电平的信号时开启第五晶体管。
在优选实施例中，时钟信号包括具有周期相同但又以交替方式出现的脉冲的第一时钟信号和第二时钟信号；将第一时钟信号施加到包含于奇数编号区的单元电路中的第一晶体管的输入侧扩散层，奇数编号区的单元电路还包括包含有控制电极、输入侧扩散层和输出侧扩散层的第九晶体管，其中，将第二时钟信号施加到控制电极，输出侧扩散层连接到第一晶体管的控制电极，而输入侧扩散层连接到包含于沿数据传输方向是处于上游的相邻单元电路中的第二晶体管的输出侧扩散层；将第二时钟信号施加到包含于偶数编号区的单元电路中的第一晶体管的输入侧扩散层；偶数编号区的单元电路还包括包含有控制电极、输入侧扩散层和输出侧扩散层的第十晶体管，其中将第一时钟信号施加到控制电极，输出侧扩散层连接到第一晶体管的控制电极，而输入侧扩散层连接到包含于沿数据传输方向是处于上游的相邻单元电路中的第二晶体管的输出侧扩散层；并且当包含于第九和第十晶体管所属的单元电路中的第一晶体管被开启时，关闭第九晶体管和第十晶体管。
本发明不仅涉及移位寄存器，还涉及利用该移位寄存器的MOS型固态摄像传感器以及照相机。
结合附图，从本发明的下述详细说明中，本发明的这些和其它目的、特征、方案和优点将更加变得显而易见。
附图的简要描述图1示出根据本发明第一实施例的移位寄存器的结构；图2示出根据本发明第一实施例的移位寄存器的选择结构；图3示出利用根据本发明第一实施例的移位寄存器的MOS型固态摄像传感器的结构；图4示出根据本发明第二实施例的移位寄存器的结构；图5示出在第二实施例的移位寄存器传输数据时各种信号的电平和各种晶体管的状态的转变；图6示出根据本发明第二实施例的移位寄存器的选择结构；图7示出根据本发明第二实施例的移位寄存器的选择结构；图8示出根据本发明第二实施例的移位寄存器的选择结构；图9示出根据本发明第二实施例的移位寄存器的选择结构；图10示出根据本发明第三实施例的移位寄存器的结构；图11示出倒相器的结构；图12示出在本发明的第三实施例的移位寄存器传输数据时各种信号的电平和各种晶体管的状态的转变；图13示出根据本发明第三实施例的移位寄存器的选择结构；图14示出根据本发明第三实施例的移位寄存器中的单元电路的结构；图15A是包含于常规移位寄存器的单元电路中的晶体管3的等效电路图，其中晶体管3开启；图15B是包含于根据本发明第三实施例的移位寄存器中的单元电路中的晶体管3的等效电路图，其中晶体管3开启；图16示出常规移位寄存器的结构；
图17示出常规移位寄存器的单元电路的结构；图18示出在常规移位寄存器传输数据时各种信号的电平的转变。
发明的详细描述现在参考附图，将详细描述本根据发明第一实施例的移位寄存器。图1示出本实施例的移位寄存器的结构。
参考图1，该移位寄存器包括四个单元电路区1-1至1-4和电阻元件2-1至2-4。该移位寄存器根据具有预定周期的两个时钟信号CLK1和CLK2在一个方向上传输数据(图1中从左向右)。时钟信号CLK1和CLK2是具有周期相同但又以交替方式出现的脉冲的信号。单元电路1将输出信号NEXT(即，要被传输的数据)输出到沿数据传输方向是处于下游的相邻区(下文中称之为“随后区”)的另一单元电路1，并同时输出输出信号OUT。输出信号OUT用作复位信号RS，用于擦除存储在沿数据传输方向是处于上游的相邻区(下文中称之为“在前区”)的另一单元电路1中的数据。输出信号NEXT作为随后区的单元电路1的输入信号IN。参考图17，现在将更加详细地描述单元电路1。
首先，将描述单元电路1的电路结构。参考图17，单元电路1包括晶体管3、电容器5、晶体管7和晶体管9。晶体管3的漏极连接到时钟信号CLK1的信号线，并且经由晶体管3的漏极来接收时钟信号CLK1。将输入信号IN施加到晶体管3的栅极。晶体管3的源极连接到晶体管7的漏极。晶体管3的源极还连接到在前区的单元电路1，并且经由晶体管3的源极将输出信号OUT输出。
晶体管7的栅极连接到晶体管7的漏极。晶体管7的源极连接到随后区的单元电路1，并且经由晶体管7的源极将输出信号NEXT输出。电容器5连接在晶体管3的栅极与源极之间。
将输入信号IN施加到晶体管9的漏极。将复位信号RS施加到晶体管9的栅极。晶体管9的源极接地。
现在将描述图17中所示的单元电路1的器件的功能。晶体管3根据施加到其栅极的输入信号IN的电压值来选择性地输出或不输出时钟信号。明确地，如果输入信号IN具有表示数据为“1”的高电平的电压，则晶体管3经由其源极将时钟信号CLK输出。如果输入信号IN具有低电平的电压，晶体管3不将时钟信号CLK经由其源极输出。在这种情况下，在晶体管3的源极的电势等于时钟信号CLK的低电平。因此，仅仅如果晶体管3的栅极的电势是处在高电平，那么开启晶体管3以便经由其源极输出时钟信号CLK的脉冲。
电容器5用于存储从在前区的单元电路输出的数据。明确地，电容器5存储从在前区的单元电路1传输的数据。其中电容器5具有存储在此处的数据，晶体管3的栅极的电势是处在高电平，从而开启晶体管3。电容器5可以是在晶体管3的栅极与漏极之间形成的电容器或者在晶体管的栅极与源极之间形成的电容器，或者可以为分离提供的电容器。
晶体管7是一个开关，其确定是否将来自于晶体管3的源极的时钟信号CLK作为输出信号NEXT输出。明确地，如果将高电平的电压施加到晶体管7的栅极与漏极，则从晶体管7的源极将表示数据为“1”的高电平的电压作为输出信号NEXT输出。如果将低电平的电压施加到晶体管7的栅极与漏极，晶体管7关闭，从而不把漏极的低电平的电压输出给源极。因此，仅仅如果晶体管7的栅极和漏极接收来自于晶体管3的时钟信号CLK的脉冲(明确地，具有高电平的电压的信号)，则开启晶体管7以便经由其源极把数据输出给在后区的单元电路1。
晶体管9使用来自于在后区的单元电路1的输出信号OUT作为复位信号RS来擦除存储在电容器5中的数据。因此，晶体管9用于在其所属的单元电路1输出要被传输的电荷之后，清除存储在其所属的单元电路1中的数据。
接着，将描述本实施例的移位寄存器的特征部分，即电阻元件2-1至2-4。参考图1，每一个电阻元件2的一端连接在晶体管3的源极与晶体管7的栅极之间，而其另一端接地。电阻元件2用于防止晶体管3的源极与晶体管7的栅极之间的部分进入高阻抗状态。明确地，电阻元件2用于将晶体管7的栅极电势控制在如此电势以至于在其中晶体管7应是关闭的期间保持晶体管7关闭。为了该目的，电阻元件2的电阻值远远大于在晶体管3开启时的晶体管3的电阻值。明确地，其中晶体管3在开启时具有1kΩ的电阻值，而电阻元件2具有10至100kΩ的电阻值。
参考图18，现在将描述具有这种结构的本实施例的移位寄存器的操作。图18示出在常规移位寄存器传输数据时各种信号的电压转变。
在t＝0时，单元电路1-1接收要被传输的数据。明确地，单元电路1-1接收具有高电平电压的输入信号IN1。数据存储在单元电路1-1的电容器5中，并且单元电路1-1的晶体管3的栅极电势增至高电平。结果，单元电路1-1的晶体管3被开启。
在t＝2时，时钟信号CLK1的电压转变为高电平。因为单元电路1-1的晶体管3开启，所以晶体管3经由其源极输出具有高电平电压的时钟信号CLK1的脉冲。因此，输出信号OUT1的电压增至高电平。此时，图17中示出的单元电路1-1的晶体管3的栅极处于高阻抗状态。因此，如果单元电路1-1的电容器5的下电极的电势改变，则单元电路1-1的电容器5的上电极的电势(即，单元电路1-1的晶体管3的栅极电势)也改变。因此，如果单元电路1-1的晶体管3的源极电势(即，输出信号OUT1的电压)转变为高电平，则单元电路1-1的晶体管3的栅极电势(即输入信号IN1的电压)也增高。
再者，在t＝2时，将高电平电压施加到单元电路1-1的晶体管7的栅极和漏极。因此，单元电路1-1的晶体管7被开启。结果，输出信号NEXT1的电压增至高电平。因此，将数据从单元电路1-1传输到单元电路1-2。
在t＝3时，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT1的电压也下降至低电平。相似地，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降。
再者，在t＝3时，由于时钟信号CLK1的电压下降至低电平，所以单元电路1-1的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-1的晶体管7关闭。
在t＝4时，时钟信号CLK2的电压转变为高电平。由于单元电路1-2的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2的脉冲输出。因此，输出信号OUT2的电压增至高电平。此时，图17中示出的单元电路1-2的晶体管3的栅极处于高阻抗状态。因此，如果单元电路1-2的电容器5的下电极的电势改变，则单元电路1-2的电容器5的上电极的电势(即，单元电路1-2的晶体管3的栅极电势)也改变。因此，如果单元电路1-2的晶体管3的源极电势(即，输出信号OUT2的电压)转变为高电平，则单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)也增高。
将输出信号OUT2用作单元电路1-1的复位信号RS1。因此，随着输出信号OUT2的电压增高，复位信号RS1的电压也增高，因此清除存储在单元电路1-1的电容器5中的数据。结果，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降至低电平。
再者，在t＝4时，将高电平的时钟信号CLK2施加到单元电路1-2的晶体管7的栅极和漏极。因此，单元电路1-2的晶体管7被开启。结果，输出信号NEXT2的电压增至高电平。因此，将数据从单元电路1-2传输到单元电路1-3。
在t＝4时，常规移位寄存器在晶体管3的源极与晶体管7的栅极之间的那部分处于高阻抗状态。相反，在本实施例的移位寄存器中，其一端接地的电阻元件2-1，连接到晶体管3的源极与晶体管7的栅极之间的那部分。因此，晶体管3的源极与晶体管7的栅极之间的那部分保持在低阻抗状态。结果，晶体管3的源极与晶体管7的栅极之间的那部分的电势稳定地保持在低电平上。
在t＝5时，时钟信号CLK2的电压下降至低电平。相应地，输出信号OUT2的电压也下降至低电平。相似地，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降。
再者，在t＝5时，随着时钟信号CLK2的电压下降至低电平，单元电路1-2的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-2的晶体管7关闭。
在t＝6时，时钟信号CLK1的电压转变为高电平。因为单元电路1-3的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK1输出。因此，输出信号OUT3的电压增至高电平。此时，图17中示出的单元电路1-3的晶体管3的栅极处于高阻抗状态。因此，如果单元电路1-3的电容器5的下电极的电势改变，则单元电路1-3的电容器5的上电极的电势(即，单元电路1-3的晶体管3的栅极电势)也改变。因此，如果单元电路1-3的晶体管3的源极电势(即，输出信号OUT3的电压)转变为高电平，则单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)也增高。
输出信号OUT3用作单元电路1-2的复位信号RS2。因此，随着输出信号OUT3的电压增高，复位信号RS2的电压也增高，由此清除存储在单元电路1-2的电容器5中的数据。结果，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降至低电平。
再者，在t＝6时，将高电平的时钟信号CLK1施加到单元电路1-3的晶体管7的栅极和漏极。因此，单元电路1-3的晶体管7被开启。结果，输出信号NEXT3的电压增至高电平。因此，将数据从单元电路1-3传输到单元电路1-4。
在t＝7时，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT3的电压也下降至低电平。相似地，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)下降。
再者，在t＝7时，时钟信号的电压下降至低电平，单元电路1-3的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-3的晶体管7关闭。
在t＝8时，时钟信号CLK2的电压转变为高电平。因为单元电路1-4的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2输出。因此，输出信号OUT4的电压增至高电平。此时，图17中示出的单元电路1-4的晶体管3的栅极处于高阻抗状态。因此，如果单元电路1-4的电容器5的下电极的电势改变，则单元电路1-4的电容器5的上电极的电势(即，单元电路1-4的晶体管3的栅极电势)也改变。因此，如果单元电路1-4的晶体管3的源极电势(即，输出信号OUT4的电压)转变为高电平，则单元电路1-4的晶体管3的栅极电势(即，输入信号IN4的电压)也增高。
再者，在t＝8时，将高电平的时钟信号CLK2施加到单元电路1-4的晶体管7的栅极和漏极。因此，单元电路1-4的晶体管7被开启。结果，输出信号NEXT3的电压增至高电平。因此，将数据从单元电路1-4输出。图1中示出的本实施例的移位寄存器通过如上操作将数据从左传输到右。
如上所述，本实施例的移位寄存器包括用于每一单元电路1的电阻元件，该电阻元件一端接地而另一端连接在单元电路1的晶体管3与晶体管7之间。这防止晶体管3与晶体管7之间的那部分进入高阻抗状态。结果，晶体管3与晶体管7之间的那部分的电势变得稳定，从而防止移位寄存器出故障。
虽然本实施例的移位寄存器包括四个单元电路1的区，但是只要提供两个以上的单元电路1，单元电路1的数量不受任何特定数量的限制。
虽然本实施例的移位寄存器包括连接在晶体管3与晶体管7之间的电阻元件2，但是连接在晶体管3与晶体管7之间的元件并不限于电阻元件2。例如，可以将晶体管12连接在晶体管3与晶体管7之间，如图2中所示。明确地，晶体管12的漏极连接到晶体管3的源极与晶体管7的栅极之间的那部分，源极接地，并将DC电压BIASA施加到其栅极。施加到晶体管12的栅极的DC电压BIASA为如此电压，以至于在晶体管12的漏极与源极之间产生相似于电阻元件2的电阻。由于晶体管12的使用，能够更加准确地控制晶体管3与晶体管7之间的那部分的电势。
参考附图，现在将详细描述本实施例的移位寄存器的示例性应用。本实施例的移位寄存器优选用于MOS型固态摄像传感器。参考附图，现在将详细描述利用本实施例的移位寄存器的MOS型固态摄像传感器。图3示出利用本实施例的移位寄存器的MOS型固态摄像传感器的结构。
MOS型固态摄像传感器包括光接收区100、垂直移位寄存器103、选择器电路105、水平移位寄存器107、噪音消除电路109和开关111。光接收区100包括用于将入射光转换为信号电荷的光接收元件的矩阵。在光接收元件的行之间提供多个行选择线，用于逐行选择光接收元件。光接收元件的列之间提供多个信号线，用于读出信号。
垂直移位寄存器103是用于沿垂直方向传输数据的移位寄存器。垂直移位寄存器103包括多个单元电路。具有要被传输的数据的单元电路将数据传输到随后区的另一单元电路，并且同时向选择器电路105输出选择信号，用于选择行。选择器电路105选择由从垂直移位寄存器103中输出的选择信号所指定的光接收元件行。
水平移位寄存器107包括图1中示出的移位寄存器，并在一个方向上，即图1中的从左向右，传输数据。水平移位寄存器107的单元电路1将数据输出到随后区的另一单元电路1，并且同时将具有高电平电压的输出信号OUT输出到开关111。每一单元电路1具有如上面参考图17所述的结构，并且下面不再描述单元电路1的结构。
为水平移位寄存器107的每一个单元电路1提供开关111，且例如，可以是晶体管。明确地，其中开关111是晶体管时，该开关111的漏极经由噪音消除电路109连接到光接收区100的信号线，源极连接到输出侧，并且把输出信号OUT施加到其栅极。当从水平移位寄存器107输出具有高电平电压的输出信号OUT时，每个开关111被开启。因此，当从左向右传输数据穿过水平移位寄存器107时，开关111从左向右依此地被开启。噪音消除电路109是用于除去来自于从由光接收区100读出的信号的噪声的电路。
现在将描述利用图1中示出的移位寄存器的MOS型固态摄像传感器的特殊结构。当图1中所示的移位寄存器用于MOS型固态摄像传感器时，电阻元件2需要具有如此的电阻值，以至于可以将晶体管3的源极与晶体管7的栅极之间的那部分的电势(即，输出信号OUT的电压)控制在如此电势，以至于在其中晶体管7应该关闭的期间，开关111关闭。这用于防止晶体管3的源极与晶体管7的栅极之间的那部分在图18中的周期(α)其间进入高阻抗状态由此输出信号OUT的电压变得不稳定从而导致错误的开启晶体管111的问题。
参考附图，现在将描述具有这种结构的MOS型固态图像传感器的操作。
首先，垂直移位寄存器103中的第一区的单元电路接收“1”数据。然后，第一区的单元电路将“1”数据输出到第二区的单元电路。同时，第一区的单元电路将选择信号输出到选择电路105，用于选择第一行光接收元件。对此作出反应，选择电路105根据选择信号激活第一行选择线，从而将来自于第一行的每一个光接收元件的信号电荷读出到相应列的信号线。
然后，水平移位寄存器107将“1”数据从第一区的单元电路1传输到最后一个区的单元电路1中。随着数据的传输，单元电路1相继地将具有高电平电压的输出信号OUT输出到相应的开关111。因此，开关111从左向右相继被开启。已经被读出到信号线的信号电荷各自经由相应开启的开关111被相继地输出到固态摄像传感器的外部。通过上述操作将第一行的信号电荷输出到外部。
然后，垂直移位寄存器103中的第二区的单元电路将数据输出到第三区的单元电路。同时选择第二行光接收元件。然后，如像上述第一行那样，读出由第二行光接收元件产生的信号电荷，下面将不再重复描述。对第二和随后的行进行相同操作。
在图3中示出的固态摄像传感器中，如上所述，防止晶体管3与晶体管7之间的那部分进入高阻抗状态。结果，防止开关111被错误开启。
图1中示出的移位寄存器用于图3中示出的固态摄像传感器的水平移位寄存器107。选择地，图2中示出的移位寄存器可以用于水平移位寄存器107。
虽然本实施例的移位寄存器用于图3中示出的固态摄像传感器的水平移位寄存器107，但是选择地可以用于垂直移位寄存器103。
图3中示出的固态摄像传感器优选用于数码静态(still)照相机。在这种情况下，数码静态照相机包括外部电路，用于对从固态摄像传感器输出的数据执行诸如图像处理操作的预定操作。
在上述第一实施例中，电阻元件2或晶体管12用于防止晶体管3与晶体管7之间的那部分进入高阻抗状态。然而，连接在晶体管3与晶体管7之间的元件不限于此。下面的第二实施例涉及一种移位寄存器，其中将不同于第一实施例中使用的那些元件的元件连接在晶体管3与晶体管7之间。
参考附图现在将描述根据本发明第二实施例的移位寄存器。图4示出本实施例的移位寄存器的结构。在第一实施例的移位寄存器中，晶体管3与晶体管7之间的那部分总是经由电阻元件2接地。相反，在本实施例的移位寄存器中，晶体管3与晶体管7之间的那部分经由晶体管接地。当晶体管3与晶体管7之间的那部分可能进入高阻抗状态时，开启晶体管，否则关闭。
参考图4，该移位寄存器包括单元电路、晶体管21、晶体管23和晶体管25。参考图17，每一单元电路1包括晶体管3、电容器5、晶体管7和晶体管9。每一单元电路1于第一实施例中所使用的单元电路相似，下面不再详细描述。
现在，将参考图4详细描述本发明的特征部分，即，晶体管21、晶体管23和晶体管25的电路结构。晶体管21-1、晶体管23-1和晶体管25-1一起形成第一组。相似地，晶体管21-2、23-2和25-2一起形成第二组，21-3、23-3和25-3一起形成第三组，而晶体管21-4、23-4和25-4一起形成第四组。
首先，将描述第一组的电路结构。第一组是第一区的单元电路的一部分。将来自于随后区的单元电路1-2的输出信号OUT2施加到晶体管21-1的栅极和漏极。因此，晶体管21-1的栅极和漏极连接到随后区的单元电路在晶体管3的源极与晶体管7的栅极之间的部分。晶体管21-1的源极连接到晶体管25-1的漏极。晶体管25-1的源极接地。晶体管25-1的栅极连接到单元电路1-1的晶体管3的栅极。
将来自于单元电路1-1的输出信号OUT1施加到晶体管23-1的漏极。因此，晶体管23-1的漏极连接到单元电路1-1在晶体管3的源极与晶体管7的栅极之间的部分。晶体管23-1的栅极连接到晶体管21-1的源极。晶体管23-1的源极接地。
接着，将描述第二组的电路结构和第三组的电路结构。第二组为中间区的单元电路1-2的一部分，而第三组为另一中间区的单元电路1-3的一部分。第二组和第三组具有相同的电路结构。因此，下面将仅描述第二组的电路结构。再者，除晶体管25的栅极连接位置之外，第一组的电路结构于第二组的电路结构彼此相似。因此，除晶体管25的连接位置之外，省略电路结构的描述。
将来自于在前区的单元电路1-1的输出信号OUT1施加到晶体管25-2的栅极。因此，晶体管25-2的栅极连接到在前区的单元电路1-1在晶体管3的源极与晶体管7的栅极之间的部分。
接着，将描述第四组的电路结构。第四组为最后一个区的单元电路1-4的一部分。除晶体管21的栅极和漏极的连接位置之外，第四组的电路结构与第二组的相似。因此，除晶体管21的栅极和漏极的连接位置之外，将省略电路结构的描述。
晶体管21-4的栅极和漏极连接到第一区的单元电路1-1中的晶体管3的栅极。晶体管21-4的栅极和漏极的连接位置不限于第一区的单元电路1-1中的晶体管3的栅极，只要它们连接到在它们所属的单元电路1-4之前的单元电路1中的晶体管3的栅极就行。
现在将描述图4中示出的移位寄存器的器件的功能。单元电路1-1至1-4的功能于第一实施例的那些单元电路相似，因此下面不再详细描述。现在将描述包含于第一至第四组中的晶体管的功能。
晶体管23是一个开关，用于打开和关闭地与相应单元电路1在晶体管3的源极与晶体管7的栅极之间的部分之间的连接。明确地，在相应的单元电路1将数据输出到随后区的单元电路1之后，当相应单元电路1的晶体管3和晶体管7在相应单元电路1把数据输出到在后区的单元电路1之后都关闭时，晶体管23从关闭状态切换到开启状态。因此，晶体管23防止相应单元电路1在晶体管3的源极与晶体管7的栅极之间的部分进入高阻抗状态。
晶体管21用于产生用于开启和关闭相应晶体管23的控制信号。明确地，对应于除最后一个区之外的其他区的单元电路1-1至1-3的晶体管21-1至21-3分别使用随后的单元电路1-2至1-4的输出信号OUT2至OUT4来产生用于控制晶体管23-1至23-3的控制信号。换句话说，当来自于随后的单元电路1-2至1-4的输出信号OUT2至OUT4中的相应一个的电压转变为高电平时，晶体管21-1至21-3各自经由其源极将处于高电平的电压信号输出到晶体管23-1至23-3中的相应一个的栅极。因此，当相应的单元电路1-1至1-3的晶体管3和晶体管7在相应的单元电路1-1至1-3把数据输出到随后区的单元电路1-2至1-4之后都关闭时，开启晶体管23-1至23-3。
相应于最后一个区的单元电路1-4的晶体管21-4使用要输入到第一区的单元电路1-1的数据来产生用于控制相应的晶体管23-4的控制信号。换句话说，当将数据输入到单元电路1-1时，晶体管21-4经由其源极将处于高电平的电压信号输出到相应晶体管23-4的栅极。因此，当相应的单元电路1-4的晶体管3和晶体管7在相应的单元电路1-4将数据输出到外部之后都关闭时，晶体管23-4被开启。
晶体管25是一个开关，用以当晶体管25从关闭状态切换到开启状态时关闭晶体管23。这是因为在将新数据输入到移位寄存器时晶体管23需要返回关闭。
在将数据输入到单元电路1-1时，开启相应于第一区的单元电路1-1的晶体管25-1。因此，晶体管25-1将晶体管21-1的源极与晶体管25-1的漏极之间的那部分的电势降至低电平。结果，晶体管23-1从开启状态切换到关闭状态。
当在前单元电路1-1至1-3输出具有高电平电压的输出信号OUT1至OUT3时，开启相应于第二至最后一个区的单元电路1-2至1-4的晶体管25-2至25-4。因此，晶体管25-2至25-4将晶体管21-2至21-4的源极与晶体管25-2至25-4的漏极之间的那部分的电势降至低电平。结果，晶体管23-2至23-4从开启状态切换到关闭状态。
参考附图，现在将描述具有这种结构的本实施例的移位寄存器的操作。图5示出在移位寄存器传输数据时各种信号的电平和各种晶体管的状态的转变。
在t＝0-3时的期间移位寄存器的操作与第一实施例的移位寄存器相似，下面不再详细描述。在初始状态中，晶体管21、晶体管23和晶体管25关闭。
在t＝4时，时钟信号CLK2的电压转变为高电平。由于单元电路1-2的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2输出。因此，输出信号OUT2的电压增至高电平。此时，图17中示出的单元电路1-2的晶体管3的栅极处于高阻抗状态。因此，如果单元电路1-2的电容器5的下电极的电势改变，则单元电路1-2的电容器5的上电极的电势(即，单元电路1-2的晶体管3的栅极电势)也改变。因此，如果单元电路1-2的晶体管3的源极电势(即，输出信号OUT2的电压)转变为高电平，则单元电路1-2的晶体管3的栅极电势(即输入信号IN2的电压)也增高。
将输出信号OUT2用作单元电路1-1的复位信号RS1。因此，随着输出信号OUT2的电压增高，复位信号RS1的电压也增高，由此清除存储在单元电路1-1的电容器5中的数据。结果，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降至低电平。
再者，在t＝4时，将高电平的时钟信号CLK2施加到单元电路1-2的晶体管7的栅极和漏极。因此，单元电路1-2的晶体管7被开启。结果，输出信号NEXT2的电压增至高电平。因此，将数据从单元电路1-2传输到单元电路1-3。
而且，在t＝4时，由于输出信号OUT2的电压增高，所以晶体管21-1开启。因此，将高电平的电压施加到晶体管23-1的栅极，由此开启晶体管23-1。结果，单元电路1-1在晶体管3的源极与晶体管7的栅极之间的那部分的电势会稳定地保持在接地电势附近。因此，可以解决由于高阻抗状态而引起的发生在现有技术中的故障问题。由于晶体管25-1在t＝4时关闭，所以当开启晶体管25-1时，晶体管21-1的源极与晶体管25-1的漏极之间的部分将具有高电平电势，直到t＝12时为止。因此在t＝4-12的期间，晶体管23-1保持开启。
本实施例的移位寄存器在t＝5时的操作与第一实施例的移位寄存器相似。明确地，时钟信号CLK2的电压下降至低电平。相应地，输出信号OUT2的电压也下降至低电平。相似地，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降。再者，在t＝5时，随着时钟信号CLK2的电压下降至低电平，单元电路1-2的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-2的晶体管7关闭。
在t＝6时，时钟信号CLK1的电压转变为高电平。因为单元电路1-3的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK1输出。因此，输出信号OUT3的电压增至高电平。再者，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)也增高。
输出信号OUT3用作单元电路1-2的复位信号RS2。因此，随着输出信号OUT3的电压增高，复位信号RS2的电压也增高，由此清除存储在单元电路1-2的电容器5中的数据。结果，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降至低电平。
再者，在t＝6时，将高电平的时钟信号CLK1施加到单元电路1-3的晶体管7的栅极和漏极。因此，单元电路1-3的晶体管7被开启。结果，输出信号NEXT3的电压增至高电平。因此，将数据从单元电路1-3传输到单元电路1-4。
而且，在t＝6时，由于输出信号OUT3的电压增高，所以晶体管21-2开启。因此，将高电平的电压施加到晶体管23-2的栅极，由此开启晶体管23-2。结果，单元电路1-2在晶体管3的源极与晶体管7的栅极之间的那部分的电势会稳定地保持在接地电势附近。因此，可以解决由于高阻抗状态而引起的发生在现有技术中的故障问题。由于晶体管25-2在t＝6时关闭，所以当开启晶体管25-2时，晶体管21-2的源极与晶体管25-2的漏极之间的部分将具有高电平电势，直到t＝14时为止。因此在t＝6-14的期间，晶体管23-2保持开启。
本实施例的移位寄存器在t＝7时的操作与第一实施例的移位寄存器相似。明确地，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT3的电压也下降至低电平。相似地，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)下降。再者，在t＝7时，随着时钟信号CLK1的电压下降至低电平，单元电路1-3的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-3的晶体管7关闭。
在t＝8时，时钟信号CLK2的电压转变为高电平。因为单元电路1-4的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK1输出。因此，输出信号OUT4的电压增至高电平。再者，单元电路1-4的晶体管3的栅极电势(即，输入信号IN4的电压)也增高。
输出信号OUT4用作单元电路1-3的复位信号RS3。因此，随着输出信号OUT4的电压增高，复位信号RS3的电压也增高，由此清除存储在单元电路1-3的电容器5中的数据。结果，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)下降至低电平。
再者，在t＝8时，将高电平的时钟信号CLK1施加到单元电路1-4的晶体管7的栅极和漏极。因此，单元电路1-4的晶体管7被开启。结果，输出信号NEXT4的电压增至高电平。因此，将数据输出到单元电路1-4的外部。
而且，在t＝8时，由于输出信号OUT4的电压增高，所以晶体管21-3开启。因此，将高电平的电压施加到晶体管23-3的栅极，由此开启晶体管23-3。结果，单元电路1-3在晶体管3的源极与晶体管7的栅极之间的那部分的电势将稳定地保持在接地电势附近。因此，可以解决由于高阻抗状态而引起的发生在现有技术中的故障问题。由于晶体管25-3在t＝8时关闭，所以当开启晶体管25-3时，晶体管21-3的源极与晶体管25-3的漏极之间的部分将具有高电平电势，直到t＝16时为止。因此在t＝8-16的期间，晶体管23-3保持开启。
在t＝12时，将新数据输入到单元电路1-1。单元1-1至1-4的晶体管3和晶体管7在t＝12时和在此之后执行的操作与单元电路1-1至1-4在t＝1-10的期间执行的操作相同。因此，下述说明将集中在晶体管21、晶体管23和晶体管25的操作上。
在t＝12时，单元电路1-1的栅极电势增至高电平。结果，将高电平的电压施加在晶体管25-1的栅极，由此开启晶体管25-1。随着晶体管25-1开启，晶体管21-1与晶体管25-1之间的那部分的电势降至低电平，由此关闭晶体管23-1。因此，初始化第一组。
再者，在t＝12时，随着单元电路1-1的栅极电势增至高电平，晶体管21-4被开启。因此，将高电平的信号从晶体管21-4的源极输出，由此开启晶体管23-4。结果，在单元电路1-4的晶体管3与晶体管7之间的那部分的电势将稳定地保持在接地电势附近。因此，可以解决由于高阻抗状态而引起的发生在现有技术中的故障问题。由于晶体管25-4在t＝12时关闭，所以当开启晶体管25-4时，晶体管21-4的源极与晶体管25-4的漏极之间的部分将具有高电平电势，直到t＝18时为止。因此，在t＝12-18的期间，晶体管23-4保持开启。
在t＝14时，输出信号OUT1的电压增至高电平。结果，将高电平电压施加到晶体管25-2的栅极，由此开启晶体管25-2。随着晶体管25-2被开启，晶体管21-2与晶体管25-2之间的那部分的电势降至低电平，由此关闭晶体管23-2。因此初始化第二组。
在t＝16时，输出信号OUT2的电压增至高电平。结果，将高电平电压施加到晶体管25-3的栅极，由此开启晶体管25-3。随着晶体管25-3被开启，晶体管21-3与晶体管25-3之间的那部分的电势降至低电平，由此关闭晶体管23-3。因此初始化第三组。
在t＝18时，输出信号OUT3的电压增至高电平。结果，将高电平电压施加到晶体管25-4的栅极，由此开启晶体管25-4。随着晶体管25-4被开启，晶体管21-4与晶体管25-4之间的那部分的电势降至低电平，由此关闭晶体管23-4。因此初始化第四组。如上所述，初始化各组的晶体管21、晶体管23和晶体管25。如在图5的部分中所示在t＝16时和在此之后，各组的晶体管21、晶体管23和晶体管25在初始化它们之后而正在传输新数据时重复在周期t＝6-16的期间执行的操作。
如上所述，在本实施例的移位寄存器中，晶体管3与晶体管7之间的那部分在图18的周期(α)期间经由晶体管23接地。结果，能够防止移位寄存器由于晶体管3与晶体管7之间的那部分处于高阻抗状态而引起的故障。
再者，在本实施例的移位寄存器中，在晶体管3和晶体管7开启时，晶体管3与晶体管7之间的那部分不接地。结果，不太可能恶化要被传输的数据。这将在下面详细阐述。
在第一实施例中，晶体管3与晶体管7之间的那部分总是经由电阻元件2接地。因此，当将数据输出到随后区的单元电路1时，数据的部分信号电荷经由电阻元件2流向地。相反，在本实施例的移位寄存器中，当将数据输出到随后区的单元电路1时，关闭晶体管23，由此数据的信号电荷不经由晶体管23流向地。结果，不太可能恶化要被传输的数据。
再者，在本实施例的移位寄存器中，当关闭晶体管23时，使用从包含于在前区的单元电路1中的晶体管3输出的信号，由此没必要提供用于控制晶体管23的分离的电源电压电路。
在本实施例的移位寄存器中，晶体管21的漏极连接到随后区的单元电路1在晶体管3与晶体管7之间的那部分或者连接到第一区的晶体管3的栅极。然而，晶体管21的漏极连接的位置不限于此。例如，可以将电源电压VDD施加到晶体管21-1至21-4的漏极，如图6中所示。在这种情况下，电源电压VDD的电压需要具有能够致使晶体管21可以开启的电平。因此，晶体管21的漏极总是具有高电平电势。结果，当晶体管21关闭时能够防止漏电流从晶体管21的源极流向其漏极。
再者，本实施例的移位寄存器还包括包含有晶体管27-1至27-4的电路，如图7中所示。图7示出本实施例可选择的移位寄存器。在图7中所示的移位寄存器中，在刚刚要输入数据之前，使晶体管21与晶体管25之间的那部分的电势达到高电平，由此开启晶体管23。因此，单元电路1在晶体管3与晶体管7之间的那部分的电势被复位到接地电势。现在将详细描述图7中示出的移位寄存器。
晶体管27用于根据信号CLEAR将单元电路1的晶体管3与晶体管7之间的那部分的电势复位到接地电势。明确地，晶体管27将高电平电压施加到晶体管21与晶体管25之间的部分，由此开启晶体管23。因此，晶体管3与晶体管7之间的那部分经由晶体管23接地。为了实现这种操作，将信号CLEAR施加到晶体管27的栅极。将信号CLEAR施加到晶体管27的栅极。信号CLEAR在刚刚要将数据输入到第一区的单元电路1-1之前包括高电平脉冲。将电源电压VDD施加到晶体管27的漏极。将晶体管27的源极连接到晶体管21与晶体管25之间的部分。
现在将简单地描述具有这种结构的图7的移位寄存器的操作。首先，在刚刚要将数据输入到移位寄存器之前，信号CLEAR的电平增至高电平。因此，开启晶体管27-1至27-4。当晶体管27被开启时，单元电路1在晶体管3与晶体管7之间的那部分经由晶体管23接地。因此，将单元电路1在晶体管3与晶体管7之间的那部分的电势复位到接地电势。其后，该移位寄存器执行如图5中所示的操作。
如上所述，采用图7中所示的移位寄存器，可以使晶体管3与晶体管7之间的那部分的电势在初始状态变得稳定。下面将详细阐述。在初始状态，晶体管21与晶体管25之间的那部分的电势不稳定，且晶体管23的状态也不稳定。因此晶体管3与晶体管7之间的那部分的电势也不稳定。
在图7中示出的移位寄存器中，在刚刚要输入数据之前，将高电平电压施加到晶体管21与晶体管25之间的那部分。这解决了晶体管21与晶体管25之间的那部分的电势在初始状态不稳定的问题。
虽然，信号CLEAR是在刚刚要将数据输入到所示实例中的单元电路1-1之前转变为高电平，但是信号CLEAR转变为高电平的时刻并不限制于此。明确地，信号CLEAR可以选择地在数据输入到单元电路1-1的同时转变为高电平。选择地，信号CLEAR可以在供电之后转变为高电平。当该移位寄存器用于固态摄像传感器时，每当输出固态摄像传感器的数据的一个帧时，信号CLEAR可以转变到高电平。
参考图8，该移位寄存器可以包括取代晶体管27的电阻元件30。图8示出本实施例的一种选择的移位寄存器。在图8中示出的移位寄存器中，将电源供给电压VDD经由电阻元件30施加到晶体管21与晶体管25之间的那部分。这防止了晶体管21与晶体管25之间的部分进入高阻抗状态从而导致漏电流流经那里由此降低晶体管23的栅极电压的情形。优选地，在晶体管25开启时，电阻元件30的电阻值最好远远地大于晶体管25的电阻值。这用于防止在晶体管25开启时电流流向电阻元件30。
在图4中示出的本实施例的移位寄存器中，分别将在前区的单元电路1-1至1-3的输出信号OUT1至OUT3施加到第二至最后一个区的晶体管25-2至25-4的栅极。然而，施加到第二至最后一个区的晶体管25-2至25-4的栅极的信号不限制于此。例如，可以分别将在前区的输出信号NEXT1至NEXT3施加到晶体管25-2至25-4的栅极，如图9中所示。输出信号NEXT处于高电平的时间周期比输出信号OUT的长，如图5中所示。因此，能够更加可靠地复位晶体管21与晶体管25之间的那部分的电势。
选择地，可以将图7和图9的移位寄存器结合在一起，或者将图8和图9的移位寄存器结合在一起。
现在参考附图将详细描述根据本发明第三实施例的移位寄存器。图10示出本实施例的移位寄存器的结构。通过使用倒相器35替换图4中示出的移位寄存器的晶体管21和晶体管25来获得图10中示出的移位寄存器。现在参考图10来详细描述本实施例的移位寄存器。
参考图10，该移位寄存器包括单元电路1-1至1-4、晶体管23-1至23-4和倒相器35-1至35-4。单元电路1-1至1-4和晶体管23-1至23-4与在第二实施例中所描述的那些相似，下面不再详细描述。
倒相器35的一端连接到相应单元电路1的晶体管3的栅极，而另一端连接到相应的晶体管23的栅极。倒相器35是一个器件，其通过利用输入到相应单元电路1的数据来产生用于开启/关闭晶体管23的控制信号的元件，并且输出晶体管3的栅极的反相电势。现在将参考附图详细描述倒相器35的示例性结构。图11示出倒相器35的结构。
参考图11，倒相器35包括晶体管37和晶体管39。将电源电压VDD施加到晶体管37的栅极和漏极。晶体管39的源极接地。晶体管37的源极和晶体管39的漏极彼此连接，并且从该连接部分输出用于控制晶体管23的控制信号。晶体管39的栅极连接到单元电路1的晶体管3的栅极。
现在将参考附图来描述具有这种结构的本实施例的移位寄存器的操作。图12示出在图10中示出的移位寄存器传输数据时各种信号的电压电平和晶体管23的状态的转变。单元电路1的晶体管3和晶体管7在本实施例的移位寄存器传输数据时执行的操作与第一和第二实施例相似。因此，下述说明集中在晶体管23的操作上，这不同于第一和第二实施例。
首先，晶体管23-1在周期t＝4-12与t＝16-21期间开启，在周期t＝0-4与t＝12-16期间关闭。这是因为单元电路1-1的晶体管3的栅极电势(即，输入信号IN1)在周期t＝4-12与t＝16-21期间处于低电平。在周期t＝4-12与t＝16-21期间，单元电路1-1的晶体管3与晶体管7都关闭。因此，如果在该期间晶体管23-1被开启，则单元电路1-1在晶体管3与晶体管7之间的那部分的电势可以稳定地保持在接地电势。晶体管23-2至23-4以与晶体管23-1相似的方式操作，并且下面将不再详细描述晶体管23-2至23-4的操作。
如上所述，在本实施例的移位寄存器中，在图18中的周期(α)期间晶体管3与晶体管7之间的那部分经由晶体管23接地。结果，能够防止移位寄存器由于晶体管3与晶体管7之间的那部分处于高阻抗状态而引起的故障。
如第二实施例中那样，在本实施例的移位寄存器中，在晶体管3与晶体管7开启时，晶体管3与晶体管7之间的那部分不接地。结果不太可能恶化要被传输的数据。
在本实施例的移位寄存器中，通过利用输入到晶体管23所属的单元电路1的信号控制晶体管23。因此，对于所有的单元电路1，都可以使用相同的用于控制单元电路1的电路结构。使用倒相器，能够简化移位寄存器的结构。
在本实施例的移位寄存器中，可以将时钟信号CLK1和CLK2输入到单元电路41-1至41-4中的每一个，如图13中所示。图13示出一个移位寄存器，其中将时钟信号CLK1和CLK2输入到单元电路41-1至41-4中的每一个。现在将描述图13的移位寄存器。
在图13中示出的移位寄存器中，将时钟信号CLK1和CLK2输入到单元电路41-1至41-4中的每一个。在图13中所述的移位寄存器中，利用如上所述的输入到每一单元电路的两个时钟信号，增加了输入信号IN在图5中的周期t＝2-3期间增加的量。下面将详细阐述。
参考图13，该移位寄存器包括单元电路41-1至41-4、晶体管23-1至23-4和倒相器35-1至35-4。晶体管23-1至23-4和倒相器35-1至35-4与图10中示出的那些相似，下面将不再详细描述。现在将参考附图详细描述与图10的移位寄存器的单元电路不同的单元电路41。图14详细地示出单元电路。
图14中示出的单元电路41与图17中示出的单元电路1的不同之处在于附加地提供了晶体管50。晶体管50是一个开关，用于开启/关闭晶体管3与晶体管9之间的连接。将时钟信号CLK2施加到晶体管50的栅极。将从在前区的单元电路41输出的信号输入到晶体管50的漏极。晶体管50的源极连接到晶体管3的栅极。值得注意的是，图14示出奇数编号区的单元电路41的结构。在偶数编号区的单元电路41中，将时钟信号CLK2施加到晶体管3的漏极，而将时钟信号CLK1施加到晶体管50的栅极。除此之外，该结构与第一至第三实施例的那些结构相似，因此下面不再详细描述。
现在将参考图12详细描述具有这种结构的图14的移位寄存器的操作。图14中示出的移位寄存器的操作基本上与上述图12的移位寄存器相似。为了简化的目的，下述说明集中在不同于图12的那部分操作。在下述说明中，假设图14中示出的单元电路41为单元电路41-1。
在t＝0时，将数据输入到单元电路41-1。此时，时钟信号CLK2的电压增至高电平，由此开启晶体管50。因此，该数据经过晶体管50并被存储在电容器5中。结果，晶体管3的栅极电势(即，输入信号IN)增至高电平。
在t＝1时，时钟信号CLK2的电压降至低电平，由此关闭晶体管50。
在t＝2时，时钟信号CLK1的电压转变为高电平。由于单元电路41-1的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK1输出。因此，输出信号OUT1的电压增至高电平。此时，图14中示出的单元电路41-1的晶体管3的栅极处于高阻抗状态。因此，如果单元电路41-1的电容器5的下电极的电势改变，则单元电路41-1的电容器5的上电极的电势(即，单元电路41-1的晶体管3的栅极电势)也改变。因此，如果单元电路41-1的晶体管3的源极电势(即，输出信号OUT1的电压)转变为高电平，则单元电路41-1的晶体管3的栅极电势(即输入信号IN1的电压)也增高。
在图14中示出的单元电路41-1中，晶体管3的栅极电势在t＝2时增加的量大于在图17中所示出的。这在下面将会阐述。
在图17中，连接到晶体管3和晶体管9的栅极的线可以被看作为寄生电容器。因此，如同从晶体管3的源极所看出的结构包括彼此串联连接的电容器5和寄生电容器60，如图15A中所示。假设电容器5的电容为C1，且寄生电容器60的电容为C2。还假设时钟信号在t＝2时增加的电压量为ΔV。
则，晶体管3的栅极电势增加的量等于图15A中的电容器5的左侧上的部分的电势增加的量。因此，晶体管3的栅极电势增加的量为C1·ΔV/(C1+C2)。
相反，在图14中示出的单元电路41-1中，晶体管50设置在电容器5与寄生电容器60之间，如图15B中所示。晶体管50在t-2时关闭。因此，可以忽略位于晶体管50之后的寄生电容器60的存在。因此，可以认为C2＝0。结果，晶体管3的栅极电势增加的量为ΔV。如果增加晶体管的栅极电势增加的量，则可以降低晶体管3在开启时的电阻值。
在t＝3时及之后，单元电路41-1以与单元电路1-1相似的方式操作，并且下面不再描述单元电路41-1的操作。在单元电路41-2至41-4中的晶体管3的栅极电势增加的量与单元电路41-1中的相同，下面不再详述。
图14中示出的单元电路41-1可以用于第一至第三实施例的移位寄存器中的任何一种。
如第一实施例中那样，第二和第三实施例的移位寄存器优选用于MOS型固态摄像传感器的垂直移位寄存器或水平移位寄存器。再者，如同第一实施例中那样，包含第二或第三实施例的移位寄存器的MOS型固态摄像传感器优选用于数码静态照相机。
在第一至第三实施例中假设晶体管为N沟道MOS晶体管。然而，晶体管可以选择地为P沟道MOS晶体管。在这种情况下，对于电压和电势，颠倒高电平与低电平。再者，将电源电压VDD施加到各图中的每一个接地位置。
在第一至第三实施例中，假设一个区接一个区地传输数据。然而，传输数据的方式不限制于此。例如，可以每隔一个区跳跃地传输数据，只要是将该数据通过沿数据传输方向是处于下游的移位寄存器来传输。
虽然已经详细地描述了本发明，但是前述说明在各方面是示例性的并非限制性的。应理解可以在不脱离本发明范围的情况下设计出大量的其它修改和变化。
权利要求
1.一种移位寄存器，包括多个单元电路区，用于根据具有脉冲的时钟信号在一个方向上传输数据，每一单元电路包括电容器装置，用于存储从沿数据传输方向是处于上游的单元电路输出的数据；第一晶体管，包括输入侧扩散层和输出侧扩散层，其中，所述第一晶体管经由输入侧扩散层接收时钟信号，并且仅在将数据存储在电容器装置中时，第一晶体管被开启，以便经由输出侧扩散层输出时钟信号脉冲；第二晶体管，包括控制电极、输入侧扩散层和输出侧扩散层，其中所述控制电极和所述输入侧扩散层连接到第一晶体管的输出侧扩散层，且仅在将来自于第一晶体管的时钟信号脉冲输入到所述控制电极和所述输入侧扩散层时，第二晶体管被开启，以便经由所述输出侧扩散层将数据输出到沿数据传输方向是处于下游的单元电路；以及电势控制装置，用于将第二晶体管的控制电极的电势控制为如此电势，使得至少在第二晶体管应是关闭的期间，第二晶体管保持关闭。
2.根据权利要求1所述的移位寄存器，其中每个单元电路还包括擦除装置，用于在将数据从所述单元电路输出之后擦除存储在所述电容器装置中的数据。
3.根据权利要求2所述的移位寄存器，其中所述擦处装置是包括控制电极、输入侧扩散层和输出侧扩散层的第三晶体管，其中将预定电压施加到输出侧扩散层，输入侧扩散层连接到第一晶体管的控制电极，并且所述控制电极连接到沿数据传输方向处于下游的单元电路在所述第一晶体管的输出侧扩散层与所述第二晶体管的控制电极之间的部分；以及当将时钟信号的脉冲从包含于沿数据传输方向是处于下游的单元电路中的第一晶体管的输出侧扩散层输出时，第三晶体管被开启，以便擦除存储在所述电容器装置中的数据。
4.根据权利要求1所述的移位寄存器，其中所述电势控制装置为电阻器，该电阻器的一端连接到第一晶体管的输出侧扩散层与第二晶体管的控制电极之间的部分，而另一端施加有预定电压。
5.根据权利要求1所述的移位寄存器，其中所述电势控制装置为包括控制电极、输入侧扩散层和输出侧扩散层的第四晶体管，其中输入侧扩散层连接到第一晶体管的输出侧扩散层与第二晶体管的控制电极之间的部分，将预定电压施加到所述输出侧扩散层，且将固定电平的DC电压施加到所述控制电极。
6.根据权利要求1所述的移位寄存器，其中所述电势控制装置包括包含有控制电极、输入侧扩散层和输出侧扩散层的第五晶体管，其中所述输入侧扩散层连接到第一晶体管的输出侧扩散层与第二晶体管的控制电极之间的部分，将预定电压施加到所述输出侧扩散层，并且将用于开启/关闭第五晶体管的控制信号施加到所述控制电极；以及通过该控制信号来控制第五晶体管，以便在其中在将数据输出到沿数据传输方向是处于下游的单元电路之后第一晶体管和第二晶体管关闭的期间内，第五晶体管开启。
7.根据权利要求6所述的移位寄存器，其中所述电势控制装置包括控制信号产生装置，用于通过利用从沿数据传输方向是处于下游的单元电路包含的第一晶体管的输出侧扩散层输出的时钟信号的脉冲，来产生控制信号。
8.根据权利要求7所述的移位寄存器，其中所述控制信号产生装置为包括控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中所述输入侧扩散层和所述控制电极连接到沿数据传输方向是处于下游的单元电路包含的第一晶体管的输出侧扩散层，而所述输出侧扩散层连接到第五晶体管的控制电极；当将从沿数据传输方向是处于下游的单元电路包含的第一晶体管输出的时钟信号的脉冲施加到第六晶体管的控制电极和输入侧扩散层时，第六晶体管开启；以及在第六晶体管开启时第五晶体管开启。
9.根据权利要求7所述的移位寄存器，其中所述控制信号产生装置为包括控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中所述控制电极连接到包含于沿数据传输方向是处于下游的单元电路中的第一晶体管的输出侧扩散层，所述输出侧扩散层连接到第五晶体管的控制电极，并将预定DC电压施加到所述输入侧扩散层；当将从沿数据传输方向是处于下游的单元电路包含的第一晶体管输出的时钟信号的脉冲施加到第六晶体管的控制电极时，第六晶体管开启；以及在第六晶体管开启时第五晶体管开启。
10.根据权利要求8所述的移位寄存器，其中所述控制信号产生装置还包括关闭装置，当将数据从沿数据传输方向是处于上游的单元电路输出时，所述关闭装置用于改变第五晶体管控制电极的电势，以关闭第五晶体管。
11.根据权利要求10所述的移位寄存器，其中所述关闭装置为包括控制电极、输入侧扩散层和输出侧扩散层的第七晶体管，其中所述输入侧扩散层连接到第六晶体管的输出侧扩散层，所述控制电极连接到包含在沿数据传输方向是处于上游的单元电路中的第一晶体管的输出侧扩散层，并将预定电压施加在所述输出侧扩散层；仅在将从沿数据传输方向是处于上游的单元电路的第一晶体管输出的时钟信号脉冲施加到第七晶体管的控制电极时，第七晶体管开启；以及当第七晶体管开启时，第五晶体管关闭。
12.根据权利要求9所述的移位寄存器，其中在多个单元电路区之中的第一区的单元电路的电势控制装置还包括关闭装置，当将数据输入到第一区的单元电路中时，该关闭装置用于改变第五晶体管的控制电极的电势，以关闭第五晶体管。
13.根据权利要求12所述的移位寄存器，其中所述关闭装置为包括控制电极、输入侧扩散层和输出侧扩散层的第七晶体管，其中所述输入侧扩散层连接到第六晶体管的输出侧扩散层，所述控制电极连接到第一晶体管的控制电极，且将预定电压施加到所述输出侧扩散层；在将数据输入到第七晶体管所属的单元电路时开启第七晶体管；且当第七晶体管开启时，第五晶体管关闭。
14.根据权利要求6所述的移位寄存器，其中多个单元电路区之中的最后一个区的单元电路的电势控制装置还包括控制信号产生装置，用于通过利用输入到沿数据传输方向是处于上游的单元电路的数据来产生控制信号。
15.根据权利要求14所述的移位寄存器，其中所述控制信号产生装置还包括包含有控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中所述输入侧扩散层和所述控制电极连接到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极，且所述输出侧扩散层连接到所述第五晶体管的控制电极；在将数据输入到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极时，第六晶体管开启；以及在所述第六晶体管开启时所述第五晶体管开启。
16.根据权利要求14所述的移位寄存器，其中所述控制信号产生装置为包括控制电极、输入侧扩散层和输出侧扩散层的第六晶体管，其中所述控制电极连接到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极，所述输出侧扩散层连接到第五晶体管的控制电极，并将预定DC电压施加到所述输入侧扩散层；在将数据输入到包含于沿数据传输方向是处于上游的单元电路中的第一晶体管的控制电极时，第六晶体管开启；以及在第六晶体管开启时第五晶体管开启。
17.根据权利要求13所述的移位寄存器，其中所述电势控制装置还包括电势施加装置，用于在将数据输入到第一区的单元电路中时或者刚刚在此之前，将使得第五晶体管开启的电势施加到第六晶体管的输出侧扩散层与第七晶体管的输入侧扩散层之间的部分。
18.根据权利要求17所述的移位寄存器，其中所述电势施加装置为包括控制电极、输入侧扩散层和输出侧扩散层的第八晶体管，其中将使得第五晶体管开启的电势施加到所述输入侧扩散层，所述输出侧扩散层连接到第六晶体管的输出侧扩散层与第七晶体管的输入侧扩散层之间的部分，且将预定脉冲信号施加到所述控制电极；以及在将数据从最后一个区的单元电路输出之后直到将新的数据输入到第一区的单元电路中为止的期间内，响应于施加到所述控制电极的预定脉冲信号，第八晶体管被开启，以便从第八晶体管的输出侧扩散层输出使得第五晶体管开启的电势。
19.根据权利要求13所述的移位寄存器，其中所述电势控制装置还包括电势施加装置，用于将致使第五晶体管开启的电势施加到第六晶体管的输出侧扩散层与第七晶体管的输入侧扩散层之间的部分。
20.根据权利要求6所述的移位寄存器，其中所述电势控制装置还包括控制信号产生装置，用于通过利用该控制信号产生装置所属的单元电路中包含的第一晶体管的控制电极的电势，来产生所述控制信号。
21.根据权利要求20所述的移位寄存器，其中所述控制信号产生装置是倒相器，用于输出该倒相器所属的单元电路中包含的第一晶体管的控制电极的反相电势；以及在从该倒相器输出相对较高的电压电平的信号时第五晶体管开启。
22.根据权利要求1所述的移位寄存器，其中所述时钟信号包括具有周期相同但又以交替方式出现的脉冲的第一时钟信号和第二时钟信号；将第一时钟信号施加到奇数编号区的单元电路中包含的第一晶体管的输入侧扩散层；奇数编号区的单元电路还包括包含有控制电极、输入侧扩散层和输出侧扩散层的第九晶体管，其中，将第二时钟信号施加到所述控制电极，所述输出侧扩散层连接到所述第一晶体管的控制电极，而所述输入侧扩散层连接到沿数据传输方向是处于上游的单元电路中包含的第二晶体管的输出侧扩散层；将第二时钟信号施加到偶数编号区的单元电路中包含的第一晶体管的输入侧扩散层；偶数编号区的所述单元电路还包括包含有控制电极、输入侧扩散层和输出侧扩散层的第十晶体管，其中将第一时钟信号施加到所述控制电极，所述输出侧扩散层连接于所述第一晶体管的控制电极，而将所述输入侧扩散层连接到沿数据传输方向是处于上游的单元电路中包含的第二晶体管的输出侧扩散层；以及当所述第九和所述第十晶体管所属的单元电路中包含的第一晶体管开启时，第九晶体管和第十晶体管关闭。
23.一种MOS型固态摄像传感器，包括多个布置成矩阵图形的光接收元件，每个光接收元件用于将入射光转换为信号电荷，该信号电荷是数据；多个设置在布置成矩阵图形的光接收元件的列之间的信号线，用于读出数据；多个列选择晶体管，每一个相应于所述多个信号线中的一个，并且每个具有连接到相应信号线的输入侧扩散层；以及一个移位寄存器，包括多个单元电路区，用于根据具有脉冲的时钟信号在一个方向上传输数据，其中每个单元电路包括电容器装置，用于存储从沿数据传输方向是处于上游的单元电路输出的数据；第一晶体管，包括输入侧扩散层和输出侧扩散层，其中，第一晶体管经由所述输入侧扩散层接收时钟信号，并且仅当将数据存储在所述电容器装置中时，第一晶体管开启，以便经由所述输出侧扩散层输出所述时钟信号的脉冲；第二晶体管，包括控制电极、输入侧扩散层和输出侧扩散层，其中所述控制电极和所述输入侧扩散层连接到第一晶体管的输出侧扩散层，并且仅当将来自于第一晶体管的时钟信号脉冲输入到所述控制电极和所述输入侧扩散层时，第二晶体管开启，以便经由所述输出侧扩散层将数据输出到沿数据传输方向是处于下游的单元电路；电势控制装置，用于将第一晶体管的输出侧扩散层的电势控制为如此电势，使得至少在其中第二晶体管应是关闭的期间所述列选择晶体管保持关闭，其中；每一个列选择晶体管包括连接到第一晶体管的输出侧扩散层的控制电极，并且当从第一晶体管的输出侧扩散层输出脉冲时，该列选择晶体管开启；以及在一个方向上传输数据的同时，所述移位寄存器将来自每个单元电路的第一晶体管的脉冲施加到相应的列选择晶体管的控制电极，由此列选择晶体管相继地开启，以便经由所述多个信号线将数据输出到外部。
24.一种MOS型固态摄像传感器，包括多个布置成矩阵图形的光接收元件，每个光接收元件用于将入射光转换为信号电荷，该信号电荷是数据；多个设置在布置成矩阵图形的光接收元件的行之间的信号线，每一个信号线用于选择一行；多个行选择晶体管，每一个相应于所述多个信号线中的一个，且每一个具有连接到相应信号线的输入侧扩散层；和移位寄存器，包括多个单元电路区，用于根据具有脉冲的时钟信号在一个方向上传输数据，其中每个单元电路包括电容器装置，用于存储从沿数据传输方向是处于上游的单元电路输出的数据；第一晶体管，包括输入侧扩散层和输出侧扩散层，其中，第一晶体管经由所述输入侧扩散层接收时钟信号，并且仅当将数据存储在所述电容器装置中时，第一晶体管开启，以便经由所述输出侧扩散层输出所述时钟信号的脉冲；第二晶体管，包括控制电极、输入侧扩散层和输出侧扩散层，其中所述控制电极和所述输入侧扩散层连接到所述第一晶体管的输出侧扩散层，并且仅当将来自于所述第一晶体管的时钟信号脉冲输入到所述控制电极和所述输入侧扩散层时，第二晶体管开启，以便经由所述输出侧扩散层将数据输出到沿数据传输方向是处于下游的单元电路；以及电势控制装置，用于将第一晶体管的输出侧扩散层的电势控制为如此电势，使得至少在其中第二晶体管应是关闭的期间所述行选择晶体管保持关闭，其中每一个行选择晶体管包括连接到所述第一晶体管的输出侧扩散层的控制电极，并且当从所述第一晶体管的输出侧扩散层输出脉冲时，该行选择晶体管开启；并且在一个方向上传输数据的同时，所述移位寄存器将来自于各单元电路的第一晶体管的脉冲施加到相应的行选择晶体管的控制电极，由此相继地开启所述行选择晶体管，以便相继地选择所述多个信号线。
25.一种照相机，包括多个布置成矩阵图形的光接收元件，每个所述光接收元件用于将入射光转换为信号电荷，该信号电荷是数据；多个设置在布置成矩阵图形的光接收元件的列之间的信号线，用于读出数据；多个列选择晶体管，每一个相应于所述多个信号线中的一个，且每一个具有连接到相应信号线的输入侧扩散层；一个移位寄存器，包括多个单元电路区，用于根据具有脉冲的时钟信号在一个方向上传输数据；以及一个外部电路，用于对由所述移位寄存器传输的数据执行预定操作，其中每个单元电路包括电容器装置，用于存储从沿数据传输方向是处于上游的单元电路输出的数据；第一晶体管，包括输入侧扩散层和输出侧扩散层，其中，所述第一晶体管经由所述输入侧扩散层接收时钟信号，并且仅当将所述数据存储在所述电容器装置中时，所述第一晶体管开启，以便经由所述输出侧扩散层输出所述时钟信号的脉冲；第二晶体管，包括控制电极、输入侧扩散层和输出侧扩散层，其中所述控制电极和所述输入侧扩散层连接到所述第一晶体管的输出侧扩散层，并且仅当将来自于所述第一晶体管的时钟信号脉冲输入到所述控制电极和所述输入侧扩散层时，所述第二晶体管开启，以便经由所述输出侧扩散层将数据输出到沿数据传输方向是处于下游的单元电路；以及电势控制装置，用于将所述第一晶体管的输出侧扩散层的电势控制为如此电势，使得至少在其中所述第二晶体管应是关闭的期间内所述列选择晶体管保持关闭，其中每一个列选择晶体管包括连接到第一晶体管的输出侧扩散层的控制电极，并且当从第一晶体管的输出侧扩散层输出脉冲时，该列选择晶体管开启；以及在一个方向上传输数据的同时，所述移位寄存器将来自于每个单元电路的第一晶体管的脉冲施加到相应的列选择晶体管的控制电极，由此所述列选择晶体管相继地开启，以便经由所述多个信号线将数据输出到所述外部电路。
26.一种照相机，包括多个布置成矩阵图形的光接收元件，每一个用于将入射光转换为信号电荷，该信号电荷是数据；多个设置在布置成矩阵图形的光接收元件的行之间的信号线，每一个所述信号线用于选择一行；多个行选择晶体管，每一个相应于所述多个信号线中的一个，且每一个具有连接到相应信号线的输入侧扩散层；一个移位寄存器，包括多个单元电路区，用于根据具有脉冲的时钟信号在一个方向上传输数据；以及一个外部电路，用于对由所述移位寄存器传输的数据执行预定操作，其中每个单元电路包括电容器装置，用于存储从沿数据传输方向是处于上游的单元电路输出的数据；第一晶体管，包括输入侧扩散层和输出侧扩散层，其中，所述第一晶体管经由所述输入侧扩散层接收时钟信号，并且仅当将数据存储在所述电容器装置中时，第一晶体管开启，以便经由所述输出侧扩散层输出所述时钟信号的脉冲；第二晶体管，包括控制电极、输入侧扩散层和输出侧扩散层，其中所述控制电极和所述输入侧扩散层连接到所述第一晶体管的输出侧扩散层，并且仅当将来自于所述第一晶体管的时钟信号脉冲输入到所述控制电极和所述输入侧扩散层时，所述第二晶体管开启，以便经由所述输出侧扩散层将数据输出到沿数据传输方向是处于下游的单元电路；以及电势控制装置，用于将所述第一晶体管的输出侧扩散层的电势控制为如此电势，使得至少在所述第二晶体管应是关闭的期间所述行选择晶体管保持关闭；每一个所述行选择晶体管包括连接到所述第一晶体管的输出侧扩散层的控制电极，并且当从所述第一晶体管的输出侧扩散层输出脉冲时，每一个所述行选择晶体管开启；以及在一个方向上传输数据的同时，所述移位寄存器将来自每个单元电路的第一晶体管的脉冲施加到相应的行选择晶体管的控制电极，由此所述行选择晶体管相继地开启，以便相继地选择所述多个信号线。
全文摘要
本发明的目的是提供一种移位寄存器，在该移位寄存器中，防止由于第一晶体管与第二晶体管之间的部分处于高阻抗状态而引起的故障。本发明的移位寄存器包括用于存储从在前区的单元电路1输出的数据的电容器装置5。第一晶体管3仅当数据被存储在电容器装置5中时被开启。第二晶体管7包括连接到第一晶体管3的输出侧扩散层的控制电极和输入侧扩散层，并且仅当将来自于第一晶体管3的时钟信号的脉冲输入到控制电极和输入侧扩散层时被开启。电势控制装置2使第二晶体管至少在其中第二晶体管7应是关闭的期间保持关闭。
文档编号H01L27/146GK1649033SQ200510007828
公开日2005年8月3日 申请日期2005年1月28日 优先权日2004年1月30日
发明者村上雅史, 松长诚之, 桝山雅之 申请人:松下电器产业株式会社