专利名称：具有多个场板的宽能带隙晶体管的制作方法
技术领域：
本发明涉及晶体管，尤其涉及使用场板的晶体管。
背景技术：
AlGaN/GaN半导体材料的制造中的改进已帮助AlGaN/GaN晶体管继续发展，例如用于高频率、高温以及高功率应用的高电子迁移率晶体管(HEMT)。AlGaN/GaN具有大能带隙、高峰值及饱和电子速度值[B.Gelmont、K.Kim及M.Shur的“氮化镓中电子传输的蒙特卡洛仿真”(Monte Carlo Simulation of Electron Transportin Gallium Nitride)，J.Appl.Phys.1993年第74卷第1818-1821页]。AlGaN/GaNHEMT也可具有超过1013cm-2的2DEG薄片密度、以及相对较高的电子迁移率(最高达2019cm2/Vs)[R.Gaska等人“生长于6H-SiC基片上的AlGaN-GaN异质结构中的电子传输”(Electron Transport in AlGaN-GaN Heterostructures Grown on6E-SiC Substrates)，Appl.Phys.Lett.1998年第72卷第707-709页]。这些特征使AlGaN/GaN HEMT可在射频(RF)、微波以及毫米波频率下提供极高电压、高功率作业。
AlGaN/GaN HEMT已被生长于蓝宝石基片上、并已显示出4.6W/mm的功率密度以及7.6W的总功率[Y.F.Wu等人“用于微波功率放大的基于GaN的FET”(Electron Transport in AlGaN-GaN Heterostructures Grown on 6E-SiC Substrates)，IEICE Trans.Electron.E-82-C，1999年，第1895-1905页]。最近，生长于SiC上的AlGaN/GaN HEMT已显示出在8GHz下9.8W/mm的功率密度[Y.F.Wu等人“极高功率密度AlGaN/GaN HEMT”(Very-High Power Density AlGaN/GaN HEMTs)，IEEE Trans.Electron.Dev.48，2001年，第586-590页]、以及在9GHz下22.9W的总输出功率[M.Micovic等人“藉由氮电浆辅助的分子束外延所生长的AlGaN/GaN异质结场效应晶体管”(AlGaN/GaN Heterojunction Field Effect Transistors Grown byNitrogen Plasma Assisted Molecular Beam Epitaxy)，IEEE Trans.Electron.Dev.48，2001年，第591-596页]。
授予Khan等人的美国专利第5,192,987号公开了生长于缓冲层与基片上的基于GaN/AlGaN的HEMT。其它AlGaN/GaN HEMT与场效应晶体管(FET)已在Gaska等人“SiC基片上的AlGaN/GaN HFET的高温性能”(High-TemperaturePerformance of AlGaN/GaN HFET′s on SiC Substrates)(IEEE Electron Device Letters.18，1997年，第492-494页)；以及Wu等人“具有极高性能的高Al含量AlGaN/GaNHEMT”(Al-content AlGaN/GaN HEMTs With Very High Performance)(IEDM-1999Digest，第925-927页，Washington DC，1999年12月)中说明。这些装置中的一部分已显示出高达100十亿赫兹的增益-带宽乘积(fT)(Lu等人“具有超过100GHzft与低微波噪声的SiC上的AlGaN/GaN HEMT”(AlGaN/GaN HEMTs on SiC WithOver 100 GHz ft and Low Microwave Noise)，IEEE Transactions on Electron Devices第48卷第3号2001年3月第581至585页)以及在X频带下高达10W/mm的高功率密度(Wu等人“高功率AlGaN/GaN HEMT的与偏压有关的性能”(Bias-dependent Performance of High-Power AlGaN/GaN HEMTs)，IEDM-2001，Washington DC，2001年12月2-6日)以及Wu等人“用于超高性能的高Al含量AlGaN/GaN MODFET”(High Al-Content AlGaN/GaN MODFETs for UltrahighPerformance)，IEEE Electron Device Letters 19，1998年，第50-53页]。
电子俘获以及DC与RF特征之间所产生的差异已成为这些装置的性能的限制因素。已成功采用氮化硅(SiN)钝化来缓解此俘获问题，从而得到在10Ghz下具有超过10W/mm的功率密度的高性能装置。例如，美国专利第6,586,781号(通过引用全部结合于此)公开用于减小基于GaN的晶体管中的俘获效应的方法与结构。然而，由于这些结构中所存在的高电场，电荷俘获仍成为问题。
已使用场板来增强基于GaN的HEMT在微波频率下的性能[参见S Kamalkar与U.K.Mishra“使用沉积于一阶梯形绝缘体上的场板的极高电压AlGaN/GaN高电子迁移率晶体管”(Very High Voltage AlGaN/GaN High Electron Mobility TransistorsUsing a Field Plate Deposited on a Stepped Insulator)，固态电子学45，(2001)，第1645至1662页]。然而，这些方法已涉及到连接至晶体管的栅极的场板，其中场板位于沟道的漏极侧顶部上。这可能导致显著的场板至漏极电容，并且将场板连接至栅极会给装置增加额外的栅极至漏极电容(Cgd)。这不仅会减小增益，而且也会因较差的输入-输出隔离而引起不稳定性。
发明内容
本发明提供具有多个场板的晶体管，其中最高的场板是电连接至源极，并且中间的场板是连接至源极或栅极。根据本发明的一个晶体管实施例包含一有源区域。所形成的源极和漏极与该有源区域接触，并且在有源区域上的源极与漏极之间形成一栅极。包括多个间隔层以及场板，该间隔层的第一间隔层位于该栅极与该漏极及源极之间该有源区域的表面的至少一部分上，并且这些场板的第一场板位于这些间隔层的第一间隔层上。其余间隔层与场板交替置于第一间隔层与第一场板上，其中这些场板的最高场板电连接至该源极，并且其下面的每一这些场板电连接至该栅极或源极。
根据本发明的另一晶体管实施例包含一有源区域，其中源极和漏极与该有源区域接触。一栅极位于该源极与漏极之间且位在该有源区域上。在该有源区域上设置多个场板，其中每一场板从该栅极的边缘朝漏极延伸，并且每一场板与该有源区域以及与这些场板的其它场板隔离。这些场板的最高场板电连接至该源极，并且这些场板的每一其它场板电连接至该栅极或该源极。
参考以下详细说明连同附图，本发明的这些和其它更多特征及优点对于本领域技术人员而言将显而易见。
图1是根据本发明的一HEMT实施例的平面图；图2是根据本发明的一HEMT实施例的横截面视图；图3是根据本发明的另一HEMT实施例的平面图；图4是根据本发明的另一HEMT实施例的平面图；图5是根据本发明的另一HEMT实施例的横截面视图；图6是根据本发明的另一HEMT实施例的平面图；图7是根据本发明的一MESFET实施例的横截面视图；图8是根据本发明的另一MESFET实施例的横截面视图；图9是根据本发明的另一HEMT实施例的横截面视图；图10是比较根据本发明的HEMT与不具场板的HEMT、场板连接栅极的HEMT、场板连接源极的HEMT的工作特性的表格；图11是根据本发明具有一伽玛栅极的另一HEMT实施例的横截面视图；以及图12是根据本发明具有一凹陷栅极的另一HEMT实施例的横截面视图。
具体实施例方式
根据本发明的多场板配置可用于许多不同的晶体管结构，例如由宽能带隙材料所制成的晶体管结构。晶体管一般包括一有源区域，该有源区域包含若干半导体层，所形成的金属源极与漏极与该有源区域电接触，并且在该源极与漏极之间形成一栅极用于调制该有源区域内的电场。在该有源区域上、栅极与漏极之间该有源区域的表面的至少一部分上形成第一间隔层。该第一间隔层可包含一介电层，或多个介电层的组合。该第一间隔层较佳地覆盖栅极、以及栅极与这些源极和漏极之间该有源区域的最高表面，不过如下所述其可覆盖更少区域。
一导电的第一场板形成于该第一间隔层上，并且该第一间隔层在该场板与栅极以及其下的有源区域之间提供隔离。该第一场板从栅极的边缘朝漏极延伸一距离Lf1。可将该第一场板电连接至源极或栅极。
在该第一场板的至少部分以及栅极与漏极之间该第一间隔层的表面的部分上形成一第二间隔层。然而，在一较佳实施例中，该第二间隔层覆盖第一场板以及晶体管结构的顶部曝露表面，该表面通常为第一间隔层。在该第二间隔层上形成第二场板，并且该第二间隔层在这些第一与第二场板之间提供隔离，并且根据该第一间隔层的覆盖范围，在栅极与有源区域之间提供隔离。
根据本发明的其它晶体管结构可具有两个以上的场板。最高场板一般电连接至源极，而这些中间场板电连接至栅极或源极。
该场板配置可减小装置中的峰值电场，从而得到增加的击穿电压以及减少的俘获。该电场的减小也可产生其它好处，例如减少的泄漏电流以及增强的可靠性。通过将该场板电连接至源极，可使连接栅极的场板所引起的增益减小程度与不稳定性得以减轻。当根据本发明配置时，一连接源极的场板的屏蔽效应可减小Cgd，从而增强输入-输出隔离。
可使用根据本发明的多场板配置的一类晶体管为高电子迁移率晶体管(HEMT)，它通常包括一缓冲层以及该缓冲层上的一阻挡层。在缓冲层与阻挡层之间的异质结面处形成一二维电子气体(2DEG)层/沟道。在源极与漏极之间的阻挡层上形成一栅极。HEMT也包括如上所述的多间隔层与场板配置。
可使用根据本发明的多场板配置的另一类晶体管为场效应晶体管，尤其为一金属半导体场效应晶体管(MESFET)，它通常包括一缓冲层以及该缓冲层上的一沟道层。在源极与漏极之间的该沟道层上形成一栅极，并且该MESFET也包括如上所述的该多间隔层与场板配置。
应当理解，当称一组件或层是“位于”另一组件或层“上”、“连接至”、“耦合至”另一组件或层或“与”另一组件或层“接触”时，它可直接位于另一组件或层上、直接连接或耦合至另一组件或层，或直接与另一组件或层接触，也可存在中间组件或层。相反，当一组件被称为“直接位于”另一组件或层“上”、“直接连接至”或“直接耦合至”另一组件或层，或“直接与”另一组件或层“接触”时，则不存在中间组件或层。同样，当一第一组件或层被称为“与”一第二组件或层“电接触”或“电耦合至”一第二组件或层时，则一电路径允许电流在该第一组件或层与该第二组件或层之间流动。该电路径可包括电容器、耦合的电感器、和/或即使在导电组件之间无直接接触的情况下也允许电流流动的其它组件。
图1与2显示根据本发明的HEMT 10的一具体实施例，它较佳地是基于第III族氮化物，但也可使用其它材料系统。HEMT 10包含一基片12，它可由碳化硅、蓝宝石、尖晶石、ZnO、硅、氮化镓、氮化铝、或能支持第III族氮化物材料生长的任何其它材料或材料的组合。可在基片12上形成成核层14，以减小基片12与HEMT 10中的下一层之间的晶格失配。成核层14应为大约1000埃()厚，尽管可使用其它厚度。成核层14可包含许多不同的材料，其中适当的材料为AlzGa1-zN(0＜＝z＜＝1)，并且可使用公知的半导体生长技术，例如金属氧化物化学汽相沉积(MOCVD)、氢化物汽相外延(HYPE)或分子束外延(MBE)，在基片12上形成层14。
成核层14的形成可取决于用于基片12的材料。例如，在美国专利第5,290,393与5,686,738号中讲授的用于在各种基片上形成成核层14的方法，这些专利均通过引用结合，如同在本文中完整陈述一样。美国专利第5,393,993、5,523,589与5,739,554号中公开了在碳化硅基片上形成成核层的方法，这些专利均通过引用结合于此，如同在本文中完整陈述一样。
HEMT 10进一步包含形成于成核层14上的高电阻率缓冲层16。缓冲层16可包含第III族氮化物材料的掺杂或未掺杂层，并且一较佳的缓冲层16是由诸如AlxGayIn(1-x-y)N(0＜＝x＜＝1、0＜＝y＜＝1、x+y＜＝1)的第III族氮化物材料所制成。其它材料也可用于缓冲层16，例如大约2μm厚的GaN，并且该缓冲层的部分掺杂有Fe。
在缓冲层16上形成一阻挡层18，以便将缓冲层16夹在该阻挡层18与成核层14之间。与缓冲层16一样，阻挡层18可包含第III族氮化物材料的掺杂或未掺杂层。美国专利第6,316,793、6,586,781、6,548,333号与美国公开专利申请案第2002/0167023与2003/00020092号中说明了示例性HEMT结构，这些专利与专利申请案均通过引用结合于此，如同在本文中完整陈述一样。美国专利第5,192,987与5,296,395号中说明了其它以氮化物为主的HEMT结构，这些专利均通过引用结合于此，如同在本文中完整陈述一样。可使用用于生长成核层14的相同方法来制作缓冲层16与阻挡层18。装置之间的电隔离是以有效HEMT外部的台面蚀刻或离子植入方案加以完成。
形成金属源极与漏极20、22，以制作穿过阻挡层18的欧姆接触，并且在源极与漏极20、22之间的阻挡层18上形成一栅极24。电流可穿过一2DEG 17而在源极与漏极20、22之间流动，该2DEG 17是在以适当电平偏压栅极24时在缓冲层16与阻挡层18之间的异质结面处产生。以上所引用的专利及公开案中详细说明了源极与漏极20、22的形成。
源极与漏极20、22可由不同的材料制成，包括但不限于钛、铝、金或镍的合金。该栅极24也可由不同的材料制成，包括但不限于金、镍、铂、钛、铬、钛与钨的合金或硅化铂。栅极24可具有许多不同的长度(Lg)，适当的栅极长度在0.1至2微米的范围内，不过可使用其它栅极长度。在根据本发明的一实施例中，较佳的栅极长度(Lg)为大约0.5微米。
第一非导电间隔层26可形成于至少栅极与漏极之间的阻挡层的表面的一部分上，一较佳第一间隔层形成于栅极24以及栅极24与源极和漏极20、22之间的阻挡层18的表面上。该第一间隔层26可包含一介电层，或多个介电层的组合。可使用不同的介电材料，例如SiN、SiO2、Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx、其合金或层序列。该间隔层可具有许多不同的厚度，适当的厚度范围是大约0.05至2微米。如图1中的最佳显示，在栅极接点28处接触栅极24。
当在装置金属化之前形成第一间隔层26时，间隔层可包含一外延材料，例如具有不同第III族元素(如Al、Ga或In的合金)的第III族氮化物材料，适当的间隔层材料为AlxGa1-xN(0≤x≤1)。在阻挡层18的外延生长之后，可使用相同的外延生长方法来生长第一间隔层26。接着蚀刻第一间隔层26，以便正确地形成与2DEG17接触的栅极24、源极20与漏极22。此配置特别适于具有一栅极的HEMT(以及MESFET)，该栅极具有如图9所示以及如下所述的一整体式第一场板。
在栅极24与漏极接点22之间的间隔层26上形成第一场板30，该场板30紧邻于栅极24，但未与栅极24重叠。间隔层26被配置成在第一场板30与其下的层之间提供隔离。栅极24与场板之间保持一间隔(Lgf)，它应当足够宽以进一步与第一场板30隔离，同时足够小以最大化由第一场板30所提供的场效应。如果Lgf太宽，则应减小场效应。在根据本发明的一实施例中，Lgf应为0.4微米或以下，不过也可使用更大以及更小的间隔。
第一场板30可在阻挡层上从栅极24的边缘延伸不同的距离Lf1，适当的距离范围为0.1至1.0微米，不过也可使用其它距离。场板30可包含许多不同的导电材料，适当的材料为使用标准金属化方法加以沉积的金属。在根据本发明的一实施例中，场板30包含与其所连接的特征相同的金属，如下所述。
可将该第一场板30电连接至源极触点20或栅极24。图1示出根据本发明的一个实施例，其中第一场板30连接至源极触点，图中显示两个可替换的连接结构，不过也可使用其它的连接结构。可在间隔层26上形成第一导电总线32(以虚线示出)以在第一场板30与源极触点20之间延伸。可使用不同数目的总线32，尽管所用的总线32越多，可由总线引进的不合需要的电容就越大。总线32应具有足够的数目，以使电流有效地从源极触点20扩展进第一电场30，同时覆盖尽可能小的HEMT有源区域，其中总线32的适当数目为二。
也可穿过第一导电路径34将第一场板30电连接至源极触点20，该第一导电路径34超出HEMT 10的有源区域之外并且连接至源极触点20。如图1所示，路径34在与栅极触点28相反的边缘处超出HEMT的有源区域之外。在根据本发明的可选实施例中，导电路径可在栅极触点28一侧上超出HEMT 10的有源区域的外，或HEMT 10可包括位于HEMT 10的一侧或两侧上的二个或多个导电路径。
图3示出根据本发明的HEMT 50的另一实施例，它类似于图1中的HEMT 10并具有与图2所示相同的横截面视图。对于图3(以及后续示图)中的HEMT 50的相同或类似特征，将使用与图1及2相同的参考编号，并请了解以上对这些特征的说明同样适用于HEMT 50。
参考图2与3，HEMT 50包含基片12、成核层14、缓冲层16、2DEG 17、阻挡层18、源极20、漏极22、栅极24、第一间隔层26、栅极触点28以及第一场板30。然而，并不将第一场板连接至源极20，而是将其连接至栅极24，并且图3示出可根据本发明加以使用的两个替代性栅极连接结构，不过也可使用其它连接结构。一连接结构可为导电通孔52(以虚线示出)形式的导电路径，它可形成为穿过第一间隔层26从第一场板30延伸至栅极24。通孔52在栅极24与第一场板30之间提供电连接。可藉由首先在第一间隔层26中形成孔(例如藉由蚀刻)，然后在一单独步骤中或在形成第一场板30期间以导电材料填充孔而形成通孔52。可沿第一场板30周期性地配置通孔52，以提供从栅极24至场板30的有效电流扩展。藉由连接至栅极24使栅极电导增加，它可允许每一单位单元具有更大的装置宽度。
也可藉由超出HEMT 50的有源区域之外的第二导电路径54(如图3所示)将第一场板30连接至栅极24。导电路径54可连接至栅极触点28或栅极24位于HEMT有源区域之外的一部分，例如栅极24的与栅极触点28相对的部分。
HEMT 10与50也包含形成于第一场板30以及第一场板与漏极之间的HEMT的顶部表面的至少一部分上的第二非导电间隔层40(如图2所示)，一较佳的第二间隔层40如图所示覆盖第一场板以及第一间隔层26的曝露表面。第二间隔层40可由与第一间隔层26相同的材料或层材料所形成，并且可具有在0.05至2微米范围内的总厚度。
对于HEMT 10与50，可将第二场板42沉积于第二间隔层40上。根据本发明的不同第二场板可提供不同的覆盖，如图所示的第二场板42与栅极24重叠。另一部分从第一场板30的边缘上朝漏极22延伸一距离Lf2，它可在0.2至5微米的范围内。
将第二场板42连接至源极20，并且可使用许多不同的连接结构。可在第二间隔层40上形成第二导电总线44，以在第二场板42与源极20之间延伸。可使用不同数目的总线44，以使电流有效地从源极20扩展至第二场板42中，而不覆盖太多的有源区域以致引入不合需要的电容。也可穿过第三导电路径(未示出)将第一场板30电连接至源极20，该第三导电路径超出HEMT 10与50的有源区域之外并且耦合至源极20。
在沉积第二场板42并将其连接至源极20之后，可藉由一介电钝化层(未示出)，例如氮化硅，来覆盖该有源结构。形成介电钝化层的方法在以上引用的专利与公开案中详细说明。
图4与5示出根据本发明的HEMT 60的另一实施例，它具有许多类似于HEMT10与50中特征的特征。HEMT 60包含基片12、成核层14、缓冲层16、2DEG 17、阻挡层18、源极20、漏极22、栅极24、间隔层26以与栅极触点28。HEMT 60也包含第一场板62，它形成于间隔层26上，主要位于栅极24与漏极22之间，但也与栅极24的一部分重叠。对于图1至3中的HEMT 10与50，Lgf(如在图2中最佳示出)相对较小，它可能会在制造期间造成某些困难。藉由使场板62与栅极24重叠，可制造HEMT 60，而不必满足Lgf的容限。然而，场板62的重叠区段可引入额外的不合需要的电容。在决定使用重叠场板还是非重叠场板时，必须在制造的容易程度与减小的电容之间取得平衡。HEMT 60也包含总线64或导电路径66以将场板62电连接至源极20。
图6示出类似于图4所示的HEMT 50、以及可具有与图5所示相同横截面视图的HEMT 70的另一实施例。然而，HEMT 70中的场板62藉由穿过间隔层26位于场板62与栅极之间的栅极通孔(未示出)或藉由第二导电路径72连接至栅极24。
类似于图1至3中所示的HEMT 10与50，HEMT 60与70也包含第二非导电间隔层63以及第二场板65。可使用第二导电总线58或第三导电路径(未示出)来将第二场板56连接至源极20。
如上所述的每一HEMT 10、50、60、70(以及如下所述的HEMT与MESFET)也可包含两个以上的间隔层与场板，其中最高的场板连接至源极，并且中间的场板连接至源极或门极。例如，图5示出第三间隔层68与第三场板69(以虚线示出)，其中该第三场板69可从第二场板65的边缘朝漏极22延伸并连接至源极24。第一与第二场板62、65连接至源极20或栅极24。
本发明的结构也可用于由其它材料系统所制成的其它类型的晶体管中。图7示出根据本发明基于碳化硅的MESFET 80的一实施例。MESFET 80包含碳化硅基片82，在该基片上形成一碳化硅缓冲层84与一碳化硅沟道层86，该缓冲层84夹入该沟道层86与基片82之间。所形成的源极与漏极88、90与沟道层86接触，并且在源极与漏极88、90之间的沟道层86上形成一栅极92。
一非导电间隔层94形成于栅极92和门极92与源极及漏极88、90之间的沟道层86的表面上。类似于如上所述以及图1至3中所示的间隔层26，间隔层94可包含一层非导电材料，例如电介质，或数个不同的非导电材料层，例如不同的电介质。
第一场板96形成于间隔层94上的栅极92与漏极触点90之间，场板96以类似于图1至3中的场板30的方式配置并具有类似的Lgf与Lf1。也可使用用于连接场板30的相同结构将场板96连接至源极触点88或栅极90。
第二非导电间隔层98形成于栅极96与第一间隔层94上，并且类似于如上所述以及图1至3中所示的第二间隔层40。同样，第二场板100位于第二间隔层98上，它类似于第二场板42，并且类似地连接至源极88。
图8示出根据本发明的碳化硅MESFET 110的另一实施例，其特征类似于包括基片82、缓冲层84、沟道层86、源极88、漏极90、栅极92与间隔层94的MESFET80。MESFET 110也包含与栅极92重叠的场板112，并提供比具有非重叠场板的MESFET更易于制造的一实施例，但可能引入额外的电容。场板112以类似于图3至5中的场板62的方式配置，并且类似地连接至源极88或栅极90。MESFET 110也包含一第二间隔层98与一第二场板100，它连接至源极88。
图9示出类似于图1与2中的HEMT 10并包含基片12、成核层14、缓冲层16、2DEG 17、阻挡层18、源极20、漏极22与栅极24的HEMT 120的另一实施例。HEMT 120也包含一间隔层122，但不同于上述间隔层，间隔层122不覆盖栅极24。相反，它仅覆盖栅极24与源极和漏极触点20、22之间阻挡层18的表面。然而，应了解，间隔层可覆盖少于全部的表面层，但应覆盖栅极24与漏极22之间的至少部分表面，并且该覆盖足以支撑与阻挡层18隔离的场板。
接着可在间隔层122上形成场板124，其中该场板与栅极24成一整体，以使场板124沿其长度接触栅极24。场板124在间隔层122上朝漏极触点22延伸一距离Lf1。在此配置中，间隔层122可如上所述为外延式，其中将间隔层沉积于阻挡层18上，然后对其进行蚀刻，以使所沉积的源极和漏极20、22以及栅极24与阻挡层18接触。接着可将场板124沉积于间隔层122上，并使其与栅极24成一整体，或可在沉积栅极24的相同步骤期间沉积场板124。
应理解，图9的整体式场板配置也可用于诸如MESFET之类的其它晶体管。另外应理解，配置有此场板的晶体管可具有两个以上的间隔层与场板。
还包括第二间隔层126与第二场板128，类似于如上所述以及图1至3所示的第二间隔层40以及场板42。应理解，HEMT 120可包含两个以上的场板，其中中间场板电连接至栅极或源极，并且顶部场板电连接至源极。另外应理解，此多场板配置也可用于由不同材料系统所制成的其它晶体管，例如由SiC所制成的MESFET。
图10示出一比较不具场板、场板连接至栅极以及场板连接至源极的基于GaN的HEMT的工作特性的表格130。在栅极长度(Lg)为0.5微米、第一场板的FP长度(Lf)为1.1微米以及装置宽度(w)为500微米的HEMT上执行测试。该测试显示具有连接至源极的场板的装置表现出改进的最大稳定增益(MSG)以及减小的反向传输(S12)。
根据本发明的连接源极的场板配置可用于上述之外的许多不同HEMT中。例如，图11示出根据本发明的HEMT 140的另一具体实施例，它具有许多类似于上述HEMT 10、50、60中特征的特征，包括基片12、成核层14、缓冲层16、2DEG17、阻挡层18、源极20与漏极22。然而，HEMT 140具有一特别适于高频作业的伽玛(Г)形栅极142。在决定装置的速度时栅极长度(Lg)是重要的装置尺寸之一，并且对于较高频率的装置，栅极长度较短。较短的栅极长度导致可负面影响高频作业的高电阻。伽玛(Г)栅极常用于高频作业，但它可能难以达成场板与伽玛(Г)栅极的良好耦合布置。
伽玛栅极142提供低栅极电阻，并允许对栅极覆盖区进行有控制的界定。包括一间隔层144，它覆盖伽玛栅极142、以及伽玛栅极142与源极和漏极20、22之间的阻挡层18的表面，不过如上所述间隔层144可覆盖更少区域。一间隔可保持于伽玛栅极82的水平部分与间隔层144的顶部之间。在与伽玛栅极142重叠的间隔层144上，HEMT 140还包括一第一场板146。较佳地将第一场板146沉积于伽玛栅极142的不具有水平悬挂区段的一侧上。此配置允许紧密的布置以及场板146与其下的有源层之间的有效耦合。在其它伽玛栅极实施例中，可类似于场板86地配置场板，但不与栅极重叠，而是在栅极的边缘与场板之间可有一间隔，它类似于图2所示以及如上所述的间隔Lgf。
可以如上所述的许多不同方式将场板146电连接至栅极24或源极20。如果将其连接至源极20，则栅极142的水平区段的下表面与间隔层144之间的间隔可能会对直接在场板146与源极20之间提供导电路径造成困难。相反，可在场板146与源极20之间包括一个或多个导电路径，它超出HEMT 140的有源区域之外。或者，可藉由间隔层144将伽玛栅极142完全覆盖，并且填充栅极的水平区段下面的间隔。导电路径则可直接从场板146延伸至间隔层144上的源极。或者，可使用如上所述的通孔或导电路径将场板146连接至栅极。
HEMT 140也包含一第二间隔层148以及形成于其上并连接至源极20的一第二场板150。与第一场板146一样，栅极142的水平区段的下表面与间隔层144之间的间隔可能对直接在场板146与源极20之间提供导电路径造成困难。可包括一或多个导电路径，它超出HEMT 140的有源区域之外。或者，可藉由第一或第二间隔层144、148将伽玛栅极142完全覆盖，并且填充栅极的水平区段下面之间隔。导电路径则可直接从场板146延伸至间隔层144上的源极。接着，可藉由一介电钝化层(未示出)将该主动结构覆盖。
图12说明根据本发明的另一HEMT 160，它也可配置有如图所示以及如上所述的多个场板。HEMT 160也包含基片12、成核层14、缓冲层16、2DEG 17、阻挡层18、源极20以及漏极22。然而，栅极162在阻挡层18中凹陷，并且由一间隔层164覆盖。场板166配置于间隔层164上，并且连接至源极20或栅极162。在第一场板166与第一间隔层164上包括一第二间隔层168，并且其中在第二间隔层168上包括一电连接至源极20的第二场板170。接着可藉由一钝化层(未示出)来覆盖顶部表面。如图所示，使栅极162的底部部分仅部分凹陷，在其它具体实施例中，可使栅极的底部表面完全凹陷或使栅极的不同部分在阻挡层18中凹陷至不同的深度。
以上图11与12中所述的伽玛与凹陷栅极配置可用于不同的晶体管，例如MESFET，并且各可包含两个以上的间隔层以及场板。应将顶部场板连接至源极，而可将顶部场板之下的中间场板连接至源极或栅极。例如，根据本发明的晶体管可具有三个场板，其中顶部的场板连接至源极，并且其下的场板连接至源极或栅极。
以上具体实施例在微波与毫米波频率下提供具有改进功率的宽能带隙晶体管。这些晶体管同时表现出高增益、高功率以及因较高的输入-输出隔离而获得的更稳定操作。可将该结构扩展至更大的尺寸，用于较低频率下的高电压应用。
尽管已参考特定的较佳配置详细说明了本发明，但其它型式一样可行。场板配置可用于许多不同的装置。这些场板也可具有许多不同的形状并可以许多不同的方式连接至源极触点。例如，场板可从HEMT的有源区域上延伸，以使该连接在该场板与源极触点之间连续，而不穿过总线或导电路径。然而，此配置会将非常大的电容引进该结构。因此，本发明的精神与范畴不应限于如上所述本发明的较佳型式。
权利要求
1.一种晶体管，包含一有源区域，其具有一沟道；源极与漏极，它形成为与所述有源区域接触；一栅极，它形成于这些源极与漏极之间及所述有源区域上；多个间隔层；多个场板，这些间隔层的第一间隔层位于所述栅极与这些漏极和源极之间所述有源区域的表面的至少一部分上，这些场板的第一场板位于这些间隔层的所述第一间隔层上，并且这些间隔层与场板的其余间隔层与场板交替配置于这些间隔层的所述第一间隔层与这些场板的所述第一场板上，这些场板的最高场板电连接至所述源极，并且这些场板的所述最高场板下面的每一这些场板电连接至所述栅极或源极。
2.如权利要求1所述的晶体管，其特征在于，位于所述第一场板之上的每一这些场板藉由这些间隔层之一与其下的所述场板相分离。
3.如权利要求1所述的晶体管，其特征在于，每一这些场板藉由至少一电连接导电路径连接至所述源极或栅极。
4.如权利要求1所述的晶体管，其特征在于，这些场板的所述第一场板在这些间隔层的所述第一间隔层上从所述栅极的边缘朝所述漏极延伸。
5.如权利要求4所述的晶体管，其特征在于，这些场板的第二场板在这些间隔层的第二间隔层上从这些场板的所述第一场板的边缘朝所述漏极延伸。
6.如权利要求1所述的晶体管，其特征在于，这些间隔层的所述第一间隔层至少部分地覆盖所述栅极，并且这些场板的所述第一场板至少部分与所述栅极重叠，并且在这些间隔层的所述第一间隔层上从所述栅极的边缘朝所述漏极延伸一距离Lf。
7.如权利要求1所述的晶体管，还包含至少一条导电路径，其特征在于，这些场板的至少一场板藉由所述至少一条导电路径而电连接至所述源极，每一所述路径超出所述有源区域之外。
8.如权利要求1所述的晶体管，还包含至少一条导电路径，其特征在于，这些间隔层的覆盖所述栅极以及所述栅极与源极之间所述有源区域的表面，这些场板的至少一场板藉由所述至少一导电路径而电连接至所述源极，所述路径位于这些间隔层的所述一间隔层上。
9.如权利要求1所述的晶体管，包含一高电子迁移率晶体管(HEMT)。
10.如权利要求1所述的晶体管，包含一场效应晶体管。
11.如权利要求1所述的晶体管，其特征在于，所述栅极是伽玛形的。
12.如权利要求1所述的晶体管，其特征在于，所述栅极至少部分地在所述有源区域中凹陷。
13.如权利要求1所述的晶体管，其特征在于，这些场板减小所述晶体管中的峰值工作电场。
14.如权利要求13所述的晶体管，其特征在于，峰值工作电场的所述减小增大所述晶体管的击穿电压。
15.如权利要求13的晶体管，其特征在于，峰值工作电场的所述减小可减少所述晶体管中的俘获。
16.如权利要求13所述的晶体管，其特征在于，峰值工作电场的所述减小可减少所述晶体管中的泄漏电流。
17.如权利要求1所述的晶体管，其特征在于，所述间隔层不完全覆盖所述栅极，所形成的所述第一场板与所述栅极成一整体、并在所述间隔层上朝所述漏极延伸一距离Lf。
18.如权利要求1所述的晶体管，其特征在于，所述间隔层包含一介电材料。
19.如权利要求1所述的晶体管，其特征在于，所述间隔层的至少一个间隔层包含一外延材料。
20.如权利要求1所述的晶体管，其特征在于，这些间隔层的所述第一间隔层包含一外延材料。
21.一种晶体管，包含一有源区域，具有一沟道；源极与漏极，它与所述有源区域接触；一栅极，它位于这些源极与漏极之间及所述有源区域上；多个场板，它配置于所述有源区域上，每一场板从所述栅极的边缘朝所述漏极延伸，并且每一场板与所述有源区域以及与这些场板的其它场板隔离，这些场板的最高场板电连接至所述源极、并且这些场板的每一其它场板电连接至所述栅极或所述源极。
22.如权利要求21所述的晶体管，还包含多个间隔层，这些间隔层也配置于所述有源区域上并且提供这些场板的所述隔离。
23.如权利要求22所述的晶体管，其特征在于，所述间隔层的每一间隔层夹入这些场板的一个别场板与这些场板的所述个别场板之下的表面之间。
24.如权利要求22所述的晶体管，其特征在于，所述间隔层的一第一间隔层位于所述场板的一第一场板与所述有源区域的表面之间，并且所述间隔层的其它间隔层在所述间隔层的第一间隔层与这些场板的第一场板上交替堆栈。
25.如权利要求21所述的晶体管，其特征在于，每一这些场板藉由至少一电连接导电路径而电连接至所述源极或栅极。
26.如权利要求21所述的晶体管，其特征在于，所述间隔层的所述第一间隔层至少部分地覆盖所述栅极以及所述栅极与漏极之间所述有源区域的表面的至少一部分，并且这些场板的所述第一场板至少部分与所述栅极重叠、并在这些间隔层的所述第一间隔层上从所述栅极的边缘朝所述漏极延伸一距离Lf。
27.如权利要求21所述的晶体管，还包含至少一导电路径，其特征在于，所述场板的至少一场板藉由所述至少一导电路径而电连接至所述源极，每一所述路径超出这些间隔层之外。
28.如权利要求21所述的晶体管，还包含至少一导电路径，其特征在于，所述间隔层之一覆盖所述栅极以及所述栅极与源极之间所述有源区域的表面，这些场板的至少一场板藉由所述至少一导电路径而电连接至所述源极，所述路径位于这些间隔层的所述一间隔层上。
29.如权利要求21所述的晶体管，它包含一高电子迁移率晶体管(HEMT)。
30.如权利要求21所述的晶体管，它包含一场效应晶体管。
31.如权利要求21所述的晶体管，其特征在于，所述栅极是伽玛形的。
32.如权利要求21所述的晶体管，其特征在于，所述栅极至少部分地在所述有源区域中凹陷。
33.如权利要求21所述的晶体管，其特征在于，所述场板减小所述晶体管中的峰值工作电场。
全文摘要
本发明公开了一种晶体管，它包含多个位于一基片上的有源半导体层，并且其源极与漏极与这些半导体层接触。在这些源极与漏极之间以及多个半导体层上形成一栅极。在这些半导体层上配置多个场板，每一场板从该栅极的边缘朝该漏极延伸，并且每一场板与这些半导体层、以及与这些场板的其它场板隔离。这些场板的最高场板电连接至该源极，并且这些场板的其它场板电连接至栅极或源极。
文档编号H01L29/06GK1950945SQ200580014868
公开日2007年4月18日 申请日期2005年4月14日 优先权日2004年5月11日
发明者吴益逢, P·帕里克, U·米史拉, M·摩尔 申请人:美商克立股份有限公司